半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的鳍部，基底上形成有层间介质层，层间介质层中形成有栅极开口，栅极开口横跨鳍部，并露出鳍部的部分顶部和部分侧壁；在栅极开口侧壁和鳍部侧壁形成填充层，填充层用于填充栅极开口侧壁和鳍部侧壁的拐角处；去除位于栅极开口侧壁和鳍部侧壁的填充层；去除位于栅极开口侧壁和鳍部侧壁的填充层后，在栅极开口内形成栅极结构。本发明专利技术实施例通过形成填充层，以填充所述栅极开口侧壁和所述鳍部侧壁的拐角处，使得所述栅极开口靠近所述鳍部侧壁的部分的线宽尺寸与远离所述鳍部侧壁的部分的线宽尺寸相近，从而使得形成的所述栅极结构的线宽尺寸均一性较高。得形成的所述栅极结构的线宽尺寸均一性较高。得形成的所述栅极结构的线宽尺寸均一性较高。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。在上述MOS晶体管的制造流程中，由于栅极结构会直接影响到MOS晶体管的主要电学性能，因此，在工艺过程中需特别关注栅极结构的各项指标。
[0003]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，线宽粗糙度(Line Width roughness，LWR)对集成电路加工工艺的影响已不能忽略，成为严重制约集成电路及其相关产业持续民展的瓶颈因素之一。尤其是栅极结构的线宽粗糙度可导致电压阈值(Vt)失配及沟道截止漏电流(Loff)高的问题，因此，使得栅极结构的线宽尺寸达到工艺需求的均一性，是非常重要的工艺目标。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，改善栅极结构的形貌和线宽尺寸均一性。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括衬底以及凸出于所述衬底的鳍部；层间介质层，位于所述基底上；栅极开口，位于所述层间介质层中，所述栅极开口横跨所述鳍部，并露出所述鳍部的部分顶部和部分侧壁；填充层，填充于所述栅极开口侧壁和所述鳍部侧壁的拐角处；栅极结构，位于所述填充层露出的剩余栅极开口中。
[0006]可选的，所述填充层的材料包括氮化硅、含碳的氮化硅和含氧的氮化硅中的一种或多种。
[0007]可选的，所述栅极结构包括金属栅极结构。
[0008]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，所述基底上形成有层间介质层，所述层间介质层中形成有栅极开口，所述栅极开口横跨所述鳍部，并露出所述鳍部的部分顶部和部分侧壁；在所述栅极开口侧壁和所述鳍部侧壁形成填充层，所述填充层用于填充所述栅极开口侧壁和所述鳍部侧壁的拐角处；去除位于所述栅极开口侧壁和位于所述鳍部侧壁的所述填充层；去除位于所述栅极开口侧壁和位于所述鳍部侧壁的所述填充层后，在所述栅极开口内形成栅极结构。
[0009]可选的，去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层的方法包括：对所述填充层进行至少1次减薄处理；其中，所述减薄处理包括：将部分厚度的所述填充层
转化形成为牺牲层，所述牺牲层的耐刻蚀度小于所述填充层的耐刻蚀度；去除所述牺牲层。
[0010]可选的，对部分厚度的所述填充层进行等离子体处理，形成所述牺牲层。
[0011]可选的，所述等离子体处理采用的反应气体气体包括氨气和氢气的混合气体、氨气和氮气的混合气体或双(二乙基氨基)硅烷和氧气的混合气体。
[0012]可选的，所述等离子体处理的参数包括：处理时间为5分钟至10分钟。
[0013]可选的，去除所述牺牲层的步骤中，所述牺牲层和填充层的刻蚀选择比大于20:1。
[0014]可选的，采用干法刻蚀工艺去除所述牺牲层。
[0015]可选的，所述干法刻蚀工艺包括：SiCoNi刻蚀工艺或Certas刻蚀工艺。
[0016]可选的，所述减薄处理的次数为1次至4次。
[0017]可选的，采用原子层沉积工艺形成所述填充层。
[0018]可选的，所述填充层的材料包括氮化硅、含碳的氮化硅和含氧的氮化硅中的一种或多种。
[0019]可选的，在所述栅极开口侧壁和所述鳍部侧壁形成填充层的步骤中，所述填充层位于所述栅极开口侧壁和所述鳍部侧壁的厚度为至
[0020]可选的，在每一次所述减薄处理的步骤中，所述牺牲层位于所述栅极开口侧壁和所述鳍部侧壁的厚度为至
[0021]可选的，在形成所述层间介质层之前，还包括：在所述基底上形成伪栅层，所述伪栅层横跨所述鳍部，并覆盖所述鳍部的部分顶部和部分侧壁；在所述伪栅层侧部的基底上形成所述层间介质层，所述层间介质层露出所述伪栅层的顶部；形成所述开口的步骤包括：去除所述伪栅层。
[0022]可选的，所述栅极结构包括金属栅极结构。
[0023]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0024]本专利技术实施例提供的半导体结构，所述栅极开口侧壁和所述鳍部侧壁的拐角处有填充层，其中，在所述半导体结构的形成过程中，所述栅极结构形成于所述栅极开口中，当所述栅极开口中，靠近所述鳍部侧壁的部分的线宽尺寸较大，而远离所述鳍部侧壁的部分的线宽尺寸较小时，本专利技术实施例提供的位于所述栅极开口侧壁和所述鳍部侧壁的拐角处的填充层，填充了所述拐角处的凹陷(divot)，由于所述栅极结构的形貌由所述栅极开口的剩余空间决定，因此，使得所述栅极开口靠近所述鳍部侧壁的部分的线宽尺寸与远离所述鳍部侧壁的部分的线宽尺寸相近，从而使得形成于所述栅极开口中的所述栅极结构的侧壁垂直度较高，相应改善所述栅极结构的形貌，同时，使得所述栅极结构靠近所述鳍部侧壁的部分的线宽尺寸和远离所述鳍部侧壁的部分的线宽尺寸相近，所述栅极结构的线宽尺寸均一性较高。
[0025]本专利技术实施例提供的形成方法，在所述栅极开口侧壁和所述鳍部侧壁形成填充层，所述填充层用于填充所述栅极开口侧壁和所述鳍部侧壁的拐角处；去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层；去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层后，在所述栅极开口内形成栅极结构。其中，当所述栅极开口中，靠近所述鳍部侧壁的部分的线宽尺寸较大，而远离所述鳍部侧壁的部分的线宽尺寸较小时，本专利技术实施例通过形成填充层，以填充所述栅极开口侧壁和所述鳍部侧壁的拐角处，即填充了所述拐角处的凹陷，由于所述栅极结构的形貌由所述栅极开口的剩余空间决定，因此，使得所述栅极
开口靠近所述鳍部侧壁的部分的线宽尺寸与远离所述鳍部侧壁的部分的线宽尺寸相近，从而使得形成于所述栅极开口中的所述栅极结构的侧壁垂直度较高，相应改善所述栅极结构的形貌，同时，使得所述栅极结构靠近所述鳍部侧壁的部分的线宽尺寸和远离所述鳍部侧壁的部分的线宽尺寸相近，所述栅极结构的线宽尺寸均一性较高。
附图说明
[0026]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0027]图5是本专利技术半导体结构一实施例的立体图；
[0028]图6是图5的俯视图；
[0029]图7至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的俯视结构示意图。
具体实施方式
[0030]目前栅极结构的形貌质量和线宽尺寸均一性仍有待提高。现结合一种半导体结构的形成方法分析栅极结构的形貌质量和线宽尺寸均一性仍有待提高的原因。
[0031]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0032]参本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括衬底以及凸出于所述衬底的鳍部；层间介质层，位于所述基底上；栅极开口，位于所述层间介质层中，所述栅极开口横跨所述鳍部，并露出所述鳍部的部分顶部和部分侧壁；填充层，填充于所述栅极开口侧壁和所述鳍部侧壁的拐角处；栅极结构，位于所述填充层露出的剩余栅极开口中。2.如权利要求1所述的半导体结构，其特征在于，所述填充层的材料包括氮化硅、含碳的氮化硅和含氧的氮化硅中的一种或多种。3.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括金属栅极结构。4.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底以及凸出于所述衬底的鳍部，所述基底上形成有层间介质层，所述层间介质层中形成有栅极开口，所述栅极开口横跨所述鳍部，并露出所述鳍部的部分顶部和部分侧壁；在所述栅极开口侧壁和所述鳍部侧壁形成填充层，所述填充层用于填充所述栅极开口侧壁和所述鳍部侧壁的拐角处；去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层；去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层后，在所述栅极开口内形成栅极结构。5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除位于所述栅极开口侧壁和所述鳍部侧壁的所述填充层的方法包括：对所述填充层进行至少1次减薄处理；其中，所述减薄处理包括：将部分厚度的所述填充层转化形成为牺牲层，所述牺牲层的耐刻蚀度小于所述填充层的耐刻蚀度；去除所述牺牲层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，对部分厚度的所述填充层进行等离子体处理，形成所述牺牲层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体处理采用的反应气体包括氨气和氢气的混合气体、氨气和氮气的混合气体或双(二乙基氨基)硅烷和氧...

【专利技术属性】
技术研发人员：渠汇，唐睿智，尹鹏，吉利，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：