半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，基底上具有伪栅极结构；在伪栅极结构侧壁表面形成侧墙结构，侧墙结构包括第一侧墙、第二侧墙以及位于第一侧墙和第二侧墙之间的牺牲侧墙，且第一侧墙位于伪栅极结构侧壁表面；在基底上形成第一介质层，且第一介质层位于所述侧墙结构侧壁表面；形成所述侧墙结构之后，去除所述伪栅极结构，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构；在所述第一介质层内形成插塞开口以及位于所述插塞开口内的源漏插塞，且所述插塞开口暴露出第二侧墙侧壁表面；形成所述源漏插塞之后，去除所述牺牲侧墙，在所述第一侧墙和第二侧墙之间形成空腔。所述方法形成的半导体结构的性能较好。的性能较好。的性能较好。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
[0003]随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
[0004]然而，现有技术形成的鳍式场效应晶体管的性能有待提升。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：基底，所述基底上具有栅极结构；位于所述栅极结构侧壁表面的侧墙结构，所述侧墙结构包括：第一侧墙、第二侧墙以及位于所述第一侧墙和第二侧墙之间的空腔，且所述第一侧墙位于所述栅极结构侧壁表面，所述空腔的顶部表面高于栅极结构的顶表面，所述空腔的底部表面与栅极结构的底部表面齐平；位于栅极结构两侧基底上的源漏插塞，且所述源漏插塞位于所述第二侧墙侧壁表面。
[0007]相应的，本专利技术技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有伪栅极结构；在所述伪栅极结构侧壁表面形成侧墙结构，所述侧墙结构包括第一侧墙、第二侧墙以及位于所述第一侧墙和第二侧墙之间的牺牲侧墙，且所述第一侧墙位于所述伪栅极结构侧壁表面；在所述基底上形成第一介质层，且所述第一介质层位于所述侧墙结构侧壁表面；形成所述侧墙结构之后，去除所述伪栅极结构，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构；在所述第一介质层内形成插塞开口以及位于所述插塞开口内的源漏插塞，且所述插塞开口暴露出第二侧墙侧壁表面；形成所述源漏插塞之后，去除所述牺牲侧墙，在所述第一侧墙和第二侧墙之间形成空腔。
[0008]可选的，所述侧墙结构的形成方法包括：在所述伪栅极结构顶部表面和侧壁表面、以及基底表面形成第一侧墙材料层；在所述第一侧墙材料层侧壁表面形成牺牲材料层；在所述牺牲材料层表面和第一侧墙材料层暴露出的表面形成第二侧墙材料层；回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层，直至暴露出伪栅极结构顶部表面，使所述第一侧墙材料层形成所述第一侧墙，使所述牺牲材料层形成所述牺牲侧墙，使所述第二侧
墙材料层形成第二侧墙。
[0009]可选的，所述牺牲材料层的形成方法包括：在所述第一侧墙材料层表面形成初始牺牲材料膜；回刻蚀所述初始牺牲材料膜，直至暴露出所述第一侧墙材料层顶部表面，形成所述牺牲材料层。
[0010]可选的，还包括：形成所述第二侧墙材料层之后，回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层之前，在所述基底上形成牺牲结构，所述牺牲结构覆盖基底上的第二侧墙材料层表面，且暴露出所述伪栅极结构顶部上的第二侧墙材料层顶部表面；所述回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层的过程，去除所述伪栅极结构顶部上的第二侧墙材料层和第一侧墙材料层，保留基底上的第一侧墙材料层和第二侧墙材料层。
[0011]可选的，所述第一侧墙和牺牲侧墙的材料不同；所述第二侧墙和牺牲侧墙的材料不同。
[0012]可选的，所述第一侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛；所述第二侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛；所述牺牲侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛。
[0013]可选的，还包括：形成所述第一侧墙材料层之后，形成所述牺牲材料层之前，在所述伪栅极结构两侧的基底内形成源漏掺杂区。
[0014]可选的，所述源漏掺杂区的形成方法包括：去除所述伪栅极结构两侧的基底，在所述基底内形成插塞开口；在所述插塞开口内形成源漏掺杂区。
[0015]可选的，在所述插塞开口内形成源漏掺杂区的方法包括：采用外延生长工艺在所述插塞开口内形成外延层；在形成所述外延层过程中采用原位掺杂工艺在所述外延层内掺入所述源漏离子，形成所述源漏掺杂区。
[0016]可选的，所述源漏插塞顶部表面高于所述栅极结构顶部表面。
[0017]可选的，还包括：形成所述栅极结构之后，去除所述牺牲侧墙之前，在所述第一介质层表面和栅极结构表面形成第二介质层；在所述第一介质层和第二介质层内形成所述插塞开口。
[0018]可选的，所述插塞开口的形成方法包括：在所述第二介质层表面形成图形化层，所述图形化层暴露出源漏掺杂区上的第二介质层表面；以所述图形化层为掩膜，刻蚀所述第一介质层和第二介质层，直至暴露出源漏掺杂区表面，在所述第一介质层和第二介质层内形成所述插塞开口。
[0019]可选的，所述源漏插塞的形成方法包括：在所述插塞开口内和第二介质层表面形成源漏插塞材料层；平坦化所述源漏插塞材料层，直至暴露出所述第二介质层表面；在所述插塞开口内形成所述源漏插塞。
[0020]可选的，还包括：形成所述空腔之后，在所述栅极结构上形成第三介质层，且所述第三介质层封闭所述空腔顶部。
[0021]可选的，所述第三介质层的形成方法包括：在所述栅极结构顶部、第一侧墙顶部、第二侧墙顶部以及源漏插塞顶部表面和部分侧壁表面形成下层介质层，且所述下层介质层封闭所述空腔顶部；在所述下层介质层表面形成上层介质层，且所述上层介质层顶部表面高于所述源漏插塞顶部表面。
[0022]可选的，所述下层介质层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺包括：离子增强型化学气相沉积工艺、高浓度等离子体沉积工艺或者高深宽比沉积工艺。
[0023]可选的，沿垂直于空腔侧壁方向上，所述空腔的尺寸范围为5纳米至10纳米。
[0024]可选的，在所述伪栅开口内形成栅极结构的方法包括：在所述伪栅开口底部表面形成界面层；在所述伪栅开口底部和侧壁表面以及第一介质层表面形成高K介质材料膜，且所述高K介质材料膜位于界面层表面；在所述高K介质材料膜表面形成功函数材料膜；在所述功函数材料膜表面形成栅极材料膜；平坦化所述高K介质材料膜、功函数材料膜以及栅极材料膜，直至暴露出第一介质层表面，使所述高K介质材料膜形成高K介质层，使所述功函数材料膜形成功函数层，使所述栅极材料膜形成栅极层，从而在所述伪栅开口内形成栅极结构。
[0025]可选的，所述基底包括：衬底和位于衬底表面的鳍部和隔离层，且所述隔离层覆盖部分鳍部侧壁表面；所述伪栅极结构位于所述隔离层表面且横跨所述鳍部。
[0026]与现有技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底上具有栅极结构；位于所述栅极结构侧壁表面的侧墙结构，所述侧墙结构包括：第一侧墙、第二侧墙以及位于所述第一侧墙和第二侧墙之间的空腔，且所述第一侧墙位于所述栅极结构侧壁表面，所述空腔的顶部表面高于栅极结构的顶表面，所述空腔的底部表面与栅极结构的底部表面齐平；位于栅极结构两侧基底上的源漏插塞，且所述源漏插塞位于所述第二侧墙侧壁表面。2.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有伪栅极结构；在所述伪栅极结构侧壁表面形成侧墙结构，所述侧墙结构包括第一侧墙、第二侧墙以及位于所述第一侧墙和第二侧墙之间的牺牲侧墙，且所述第一侧墙位于所述伪栅极结构侧壁表面；在所述基底上形成第一介质层，且所述第一介质层位于所述侧墙结构侧壁表面；形成所述侧墙结构之后，去除所述伪栅极结构，在所述第一介质层内形成伪栅开口；在所述伪栅开口内形成栅极结构；在所述第一介质层内形成插塞开口以及位于所述插塞开口内的源漏插塞，且所述插塞开口暴露出第二侧墙侧壁表面；形成所述源漏插塞之后，去除所述牺牲侧墙，在所述第一侧墙和第二侧墙之间形成空腔。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述侧墙结构的形成方法包括：在所述伪栅极结构顶部表面和侧壁表面、以及基底表面形成第一侧墙材料层；在所述第一侧墙材料层侧壁表面形成牺牲材料层；在所述牺牲材料层表面和第一侧墙材料层暴露出的表面形成第二侧墙材料层；回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层，直至暴露出伪栅极结构顶部表面，使所述第一侧墙材料层形成所述第一侧墙，使所述牺牲材料层形成所述牺牲侧墙，使所述第二侧墙材料层形成第二侧墙。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲材料层的形成方法包括：在所述第一侧墙材料层表面形成初始牺牲材料膜；回刻蚀所述初始牺牲材料膜，直至暴露出所述第一侧墙材料层顶部表面，形成所述牺牲材料层。5.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：形成所述第二侧墙材料层之后，回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层之前，在所述基底上形成牺牲结构，所述牺牲结构覆盖基底上的第二侧墙材料层表面，且暴露出所述伪栅极结构顶部上的第二侧墙材料层顶部表面；所述回刻蚀所述第一侧墙材料层、牺牲材料层以及第二侧墙材料层的过程，去除所述伪栅极结构顶部上的第二侧墙材料层和第一侧墙材料层，保留基底上的第一侧墙材料层和第二侧墙材料层。6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一侧墙和牺牲侧墙的材料不同；所述第二侧墙和牺牲侧墙的材料不同。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛；所述第二侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛；所述牺牲侧墙的材料包括：氧化硅、氮化硅、氮氧化硅或者二氧化钛。
8.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一侧墙材料层之后，形成所述牺牲材料层之前，在所述伪栅极结构两侧的基底内形成源漏掺杂区。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述源漏掺杂...

【专利技术属性】
技术研发人员：邓武锋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：