薄膜鳍式晶体管结构的制造制造技术

描述了使用间隔体作为鳍而制造的薄膜晶体管。在示例中，形成鳍式晶体管结构的方法包括在半导体衬底上图案化多个骨干支柱。该方法然后可以包括在多个骨干支柱和半导体衬底之上共形地沉积间隔体层。然后执行间隔体层的间隔体蚀刻以在骨干支柱上留下间隔体层的侧壁以形成鳍式晶体管结构的鳍。可以描述和要求保护其他实施例。护其他实施例。护其他实施例。

【技术实现步骤摘要】
薄膜鳍式晶体管结构的制造


[0001]本公开的实施例属于集成电路结构领域，特别是使用间隔体作为鳍制造的薄膜鳍式晶体管。

技术介绍

[0002]在过去的几十年里，集成电路中特征的缩放一直是不断发展的半导体行业的驱动力。缩小到越来越小的特征使得能够增大半导体芯片的有限空间上的功能单元的密度。例如，缩减晶体管尺寸允许在芯片上并入增大数量的存储器或逻辑设备，从而有助于制造具有增大容量的产品。然而，追求更大容量的驱动力并非没有问题。优化每个设备的性能的必要性变得日益显著。作为另一个示例，为了更好地控制晶体管中的沟道电流流动，一种方法包括将沟道凸起到硅的平面上方，创建一个凸起的鳍，例如，诸如三栅晶体管，包括finFET和其他3D晶体管。然而，制造鳍的传统方法有他们的缺点。
附图说明
[0003]图1A
‑
1D示出了根据本公开的实施例的表示在制造集成电路结构的方法中的各种操作的截面视图，该集成电路结构包括由间隔体蚀刻之后的沟道材料的侧壁形成的鳍。
[0004]图2A和2B示出了根据本公开的实施例的具有顶表面不对称的鳍的图1A
‑
1D的集成电路结构的截面视图。
[0005]图3示出了根据本公开的实施例的包括为多个鳍提供支撑的骨干(backbone)支柱的集成电路结构的截面视图。
[0006]图4是示出根据本公开的实施例的与图1
‑
3相关联的方法的流程图。
[0007]图5A和5B是包括一个或多个根据本文公开的实施例中的一个或多个实施例的使用间隔体作为鳍的薄膜晶体管(TFT)的管芯和晶片的顶视图。
[0008]图6是可以包括一个或多个根据本文公开的实施例中的一个或多个实施例的使用间隔体作为鳍而制造的TFT的集成电路(IC)设备的截面侧视图。
[0009]图7是可以包括一个或多个根据本文公开的实施例中的一个或多个实施例的使用间隔体作为鳍而制造的TFT的集成电路(IC)设备组件的截面侧视图。
[0010]图8示出了根据本公开的实施例的一种实施方式的计算设备。
具体实施方式
[0011]描述了使用间隔体作为鳍而制造的薄膜晶体管结构。在实施例中，鳍由在间隔体蚀刻之后剩余的沟道材料的侧壁形成。在以下描述中，阐述了许多具体细节，诸如具体材料和加工方式(tooling regime)，以便提供对本公开的实施例的透彻理解。对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他情况下，不详细描述众所周知的特征，以免不必要地混淆本公开的实施例。此外，应当理解，图中所示的各种实施例是说明性表示并且不一定按比例绘制。在一些情况下，将依次以最
有助于理解本公开的方式将各种操作描述为多个分立操作，然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。特别是，这些操作不需要按照呈现的顺序执行。
[0012]在以下描述中，某些术语也可以仅用于参考的目的，并且因此不旨在限制。例如，诸如“上”、“下”、“上方”、“下方”、“底部”和“顶部”的术语是指所参考的附图中的方向。诸如“正面”、“背面”、“后面”和“侧面”的术语描述了部件的部分在一致但任意的参考系内的取向和/或位置，通过参考描述正在讨论的部件的文本和相关联的图，其是清楚的。此类术语可包括上文具体提及的词、其派生词以及类似含义的词。
[0013]本文描述的一个或多个实施例涉及鳍式晶体管设备架构。本文描述的一个或多个实施例涉及用于使用间隔体作为鳍来制造TFT鳍结构的结构和架构。
[0014]在传统的鳍制造工艺中，可能需要沉积相对厚的沟道材料以在衬底上制造高或垂直的鳍。在这样的工艺中，鳍的宽度可能高度依赖于干法蚀刻工艺，干法蚀刻工艺可以提供比所希望的更小的控制。实施本文描述的实施例的优点可以包括通过沟道材料的沉积(例如原子层沉积(ALD)或化学气相沉积(CVD))来控制鳍的宽度的能力。因此，跨越晶片上的单个鳍和/或跨越多个鳍的宽度或高度变化可以显著小于使用传统方法时的宽度或高度变化。
[0015]在示例性处理方案中，图1A
‑
1D示出了根据本公开的实施例的代表制造集成电路结构的方法中的各种操作的截面视图，该集成电路结构包括由间隔体蚀刻之后的沟道材料的侧壁形成的鳍。在实施例中，图1B
‑
1D可以包括与图1A中介绍的元件相同或相似的元件，并且因此，为了清楚起见，将仅重新介绍某些元件。
[0016]参考图1A，起始集成电路结构100包括已经使用光致抗蚀剂(PR)沉积和光刻而图案化并形成在衬底之上的多个骨干支柱。特别地，如所示，骨干(BB)支柱101和105形成在衬底(诸如晶片的硅衬底)之上的底层(UL)103上(关于图5示出和讨论)。在实施例中，UL 103包括蚀刻停止层。在实施例中，UL 103包括选自氮化硅(SiN)、硅(Si)、碳化硅(SiC)、氧化硅(SiO2)、氮氧化硅SiON、碳掺杂氧化物(CDO)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氮化铝(AlN)、氮化锆(ZrN)、氮化铪(HfN)的一种或多种材料。在实施例中，BB支柱101和105包括包括以下材料中的一种或多种的材料：硅、氮化硅(SiN)、氧化硅(SiO2)、碳、碳化硅(SiC)、氮氧化硅(SiON)、和碳掺杂氧化物(CDO)。
[0017]参考图1B，然后将沟道材料共形地沉积在骨干支柱101和105之上。特别地，沟道材料用作间隔体或间隔体层107。在一些实施例中，沟道材料可以包括半导体材料系统，包括例如n型或p型材料系统。沟道材料可以包括半导体材料(例如，氧化物半导体材料)。在一些实施例中，沟道材料可以包括铟、镓、锌和氧(例如，以铟镓锌氧化物(InGZO)的形式)。在一些实施例中，沟道材料可以包括：锡和氧(例如，以氧化锡的形式)；锑和氧(例如，以氧化锑的形式)；铟和氧(例如，以氧化铟的形式)；铟、锡和氧(例如，以铟锡氧化物的形式)；钛和氧(例如，以氧化钛的形式)；锌和氧(例如，以氧化锌的形式)；铟、锌和氧(例如，以铟锌氧化物的形式)；镓和氧(例如，以氧化镓的形式)；钛、氧和氮(例如，以氧氮化钛的形式)；钌和氧(例如，以氧化钌的形式)；或钨和氧(例如，以氧化钨的形式)。
[0018]参考图1C，执行间隔体层107的间隔体蚀刻。特别地，执行间隔体层107的间隔体蚀刻留下形成垂直鳍结构或鳍的侧壁107a、107b、107c和107d。在实施例中，如上所述，间隔体层107由沟道材料制成。注意，侧壁107a和107b保留为BB支柱105的侧壁，而侧壁107c和107d
保留为BB支柱101的侧壁。
[0019]现在参考图1D，对多个BB支柱执行蚀刻以除去BB支柱。如图1D中所示，BB支柱101和105已被去除。因此，形成多个鳍(也称为“鳍107a、107b、107c和107d”)中的每一个的多个侧壁107a、107b、107c和107d中的每一个保持直立。注意，在其他实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成鳍式晶体管结构的方法，包括：在半导体衬底上图案化多个骨干支柱；在所述多个骨干支柱和所述半导体衬底之上共形地沉积间隔体层；以及对所述间隔体层执行间隔体蚀刻，以在骨干支柱上留下所述间隔体层的侧壁，从而形成所述鳍式晶体管结构的鳍。2.如权利要求1所述的方法，其中，共形地沉积所述间隔体层包括在所述多个骨干支柱之上共形地沉积沟道材料。3.如权利要求2所述的方法，其中，所述沟道材料选自包括氧化物、硫化物、硒化物、氮化物或碳化物的半导体材料中的一种或多种，所述氧化物、所述硫化物、所述硒化物、所述氮化物或所述碳化物包含铟、镓、锌、锡、钛、钌、和钨、钼、铜、铌、镍、铅、钽、和铪中的一种或多种。4.如权利要求1、2或3所述的方法，其中，所述多个骨干支柱包括硅(Si)、氮化硅(SiN)、氧化硅(SiO2)、碳(C)、碳化硅(SiC)、氮氧化硅(SiON)和碳掺杂氧化物(CDO)中的一种或多种。5.如权利要求1、2或3所述的方法，还包括在对所述间隔体层执行所述间隔体蚀刻之后，蚀刻所述多个骨干支柱以去除所述骨干支柱。6.如权利要求1、2或3所述的方法，还包括在对所述间隔体层执行所述间隔体蚀刻之后，允许所述多个骨干支柱作为用于所述鳍的支撑部保留。7.如权利要求1、2或3所述的方法，其中，所述鳍的高度跨所述鳍的顶部是基本上倾斜的。8.如权利要求1、2或3所述的方法，其中，所述鳍的高度在面向所述多个骨干支柱中的骨干支柱的位置或先前位置的侧上更高。9.一种集成电路结构，包括：鳍式晶体管结构；以及半导体衬底，所述鳍式晶体管结构形成在所述半导体衬底上，其中，间隔体蚀刻之后的骨干支柱上的沟道材料的侧壁形成所述鳍式晶体管结构的鳍。10.如...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：