具有选择性偶极子阈值电压移位器的带状或线状晶体管堆叠体制造技术

集成电路包括带状或线状(RoW)晶体管堆叠体，晶体管在其内具有不同的阈值电压(V

【技术实现步骤摘要】
具有选择性偶极子阈值电压移位器的带状或线状晶体管堆叠体

技术介绍

[0001]电子装置应用中对更高性能集成电路(IC)的需求推动了越来越密集的晶体管架构。堆叠的全环栅(GAA)晶体管结构(例如带状或线状(RoW)结构)包括多个沟道区，这些沟道区以一个沟道在另一个沟道之上的方式处于垂直堆叠体中。
[0002]对于任何晶体管架构，能够设置晶体管阈值电压(V
t
)是有利的。根据惯例，例如，可以通过以下方式中的一种或多种来实现V
t
调整：沉积特定功函数金属作为栅电极的部分，或者改变栅电极的一种或多种金属的厚度。如果IC中需要多个阈值电压，则IC制造工艺必须容纳多种功函数金属和/或金属层厚度。
[0003]对于GAA晶体管结构，并且特别是对于堆叠的RoW晶体管架构，装置几何形状和/或堆叠的沟道区之间的小空间可能将功函数金属限制于不足以强力地设置V
t
的厚度，和/或可能排除在单个晶体管堆叠体内使用多种功函数金属和/或金属层厚度。因此，实现对甚至最激烈缩放的装置的堆叠体内的晶体管的V
t
调整的制造技术和RoW晶体管堆叠体架构在商业上是有利的。
附图说明
[0004]在附图中通过示例而非限制的方式示出本文描述的材料。为了图示的简单和清楚起见，图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被放大。此外，在认为合适的情况下，在各图之间重复了附图标记以指示对应或类似的元件。在图中：
[0005]图1示出了根据一些实施例的包括至少一个偶极子V
t
移位器的RoW晶体管堆叠体结构的等距截面图；
[0006]图2A示出了根据一些实施例的图1中引入的RoW晶体管堆叠体结构的第一截面图；
[0007]图2B示出了根据一些实施例的图1中引入的RoW晶体管堆叠体结构的第二截面图；
[0008]图3示出了根据一些实施例的图1中引入的RoW晶体管堆叠体结构的放大截面图；
[0009]图4A是示出根据一些实施例的在RoW晶体管堆叠体结构中调整V
t
的方法的流程图；
[0010]图4B是示出根据一些实施例的在RoW晶体管堆叠体结构中选择性地形成一个或多个偶极子V
t
移位器的方法的流程图；
[0011]图5示出了根据一些实施例的随着实践在图4B中引入的方法中的块而演变的RoW晶体管堆叠体结构的截面图；
[0012]图6示出了根据一些替代实施例的随着实践在图4B中引入的方法中的而演变的RoW晶体管堆叠体结构的截面图；
[0013]图7A、图7B、图7C、图7D、图7E和图7F示出了根据一些实施例的RoW晶体管堆叠体结构的截面图；
[0014]图8示出了根据实施例的采用包括具有一个或多个偶极子V
t
移位器的RoW晶体管
堆叠体结构的IC的移动计算平台和数据服务器机器；以及
[0015]图9是根据一些实施例的电子计算装置的功能块图。
具体实施方式
[0016]参考附图描述了实施例。虽然详细描述并讨论了具体的配置和布置，但应当理解，这仅用于说明的目的。相关领域的技术人员将认识到，在不脱离说明书的精神和范围的情况下，其他配置和布置也是可能的。对于相关领域的技术人员将显而易见的是，本文描述的技术和/或布置可以用于除了本文详细描述的系统和应用之外的各种其他系统和应用中。
[0017]在下面的具体实施方式中参考了附图，附图形成了具体实施方式的一部分并且示出了示例性实施例。此外，要理解，在不脱离要求保护的主题的范围的情况下，可以利用其他实施例并且可以进行结构和/或逻辑上的改变。还应注意，例如上、下、顶部、底部等方向和参考可以仅用于方便附图中的特征的描述。因此，不应将以下具体实施方式理解为限制性意义，并且要求保护的主题的范围仅由所附权利要求及其等同物限定。
[0018]在以下描述中，阐述了许多细节。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践实施例。在一些实例中，公知的方法和装置以块图形式示出而不是详细示出，以避免使实施例难以理解。在整个说明书中对“实施例”或“一个实施例”或“一些实施例”的引用意味着结合实施例描述的特定特征、结构、功能或特性被包括在至少一个实施例中。因此，在本说明书的各个地方出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定指代相同的实施例。此外，特定特征、结构、功能或特性可以以任何合适的方式组合在一个或多个实施例中。例如，第一实施例可以与第二实施例组合，只要与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
[0019]如说明书和所附权利要求书中使用的，单数形式“一”和“所述”也旨在包括复数形式，除非上下文另外明确指出。还应理解，本文所用的术语“和/或”是指并涵盖相关联的所列项目中的一个或多个的任何和所有可能的组合。
[0020]术语“耦合”和“连接”及其派生词在本文中可以用于描述部件之间的功能或结构关系。应当理解，这些术语并非旨在作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理、光学或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(在它们之间有其他居间元件)物理或电接触，和/或两个或更多个元件彼此协作或相互作用(例如，在因果关系中)。
[0021]本文使用的术语“之上”、“之下”、“之间”和“上”是指一种部件或材料相对于其他部件或材料的相对位置，其中这种物理关系是值得注意的。例如，在材料的上下文中，一种材料或层在另一种材料或层之上或之下可以直接接触或可以具有一种或多种居间材料或层。此外，一种材料在两种材料或层之间可以与两种材料/层直接接触，或者可以具有一种或多种居间材料/层。相反，第一材料或层在第二材料或层“上”与该第二材料/层直接物理接触。在部件组件的上下文中进行类似的区分。
[0022]如在本说明书和权利要求书中通篇使用的，由术语“中的至少一个”或“中的一个或多个”连接的项目列表可以表示所列术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示A、B、C、A和B、A和C、B和C、或A、B和C。
[0023]如下文进一步描述的，金属化合物可以形成在晶体管堆叠体的一个或多个沟道周
围，作为偶极子物质的固态源，该偶极子物质可以在IC制造工艺期间向沟道区扩散。金属化合物的成分不同于用作高k栅极绝缘体的材料的成分。随着扩散，偶极子物质可以保持(例如，作为硅酸盐或铪酸盐)紧邻沟道材料，从而改变栅极绝缘体材料的偶极子性质。根据本文的实施例引入的金属偶极子物质可以提供良好的热稳定性。晶体管堆叠体的不同沟道可以暴露于不同量或类型的金属偶极子物质，以在晶体管堆叠体内提供一定范围的V
t
。在晶体管堆叠体是包括P型和N型晶体管的CMOS堆叠体结构的情况下，互补导电类型的V
t
可以至少部分地由金属偶极子物质本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管堆叠体结构，包括：在第二沟道区之上的第一沟道区，其中，所述第一沟道区和所述第二沟道区包括Si或Ge中的至少一个；在所述第一沟道区周围并且在所述第二沟道区周围的栅电极；在所述栅电极与所述第一沟道区和所述第二沟道区中的每个之间的第一栅极绝缘体材料，其中，所述第一栅极绝缘体材料包括氧和第一金属；在所述第一栅极绝缘体材料与所述第一沟道区之间的第二栅极绝缘体材料；以及在所述第一栅极绝缘体材料与所述第二沟道区之间的第三栅极绝缘体材料，其中：所述第二栅极绝缘体材料和所述第三栅极绝缘体材料两者包括Si或Ge中的所述至少一个以及氧；所述第二栅极绝缘体材料和所述第三栅极绝缘体材料中的至少一个包括第二金属；并且所述第二金属的量在所述第二栅极绝缘体材料和所述第三栅极绝缘体材料之间变化。2.根据权利要求1所述的晶体管堆叠体，其中，所述第一金属是Hf、Al、Zr或Y中的第一个，并且其中，所述第二金属是Mg、Ca、Sr、La、Sc、Ba、Gd、Er、Yb、Lu、Ga、Mo、Co、Ni、Nb、或者Hf、Al、Zr或Y中的第二个。3.根据权利要求1所述的晶体管堆叠体，其中：所述第一沟道区和所述第二沟道区具有大体上相同的成分；第一晶体管包括所述第一沟道区并且所述第一晶体管具有第一阈值电压；并且第二晶体管包括所述第二沟道材料并且所述第二晶体管具有不同于所述第一阈值电压的第二阈值电压。4.根据权利要求1所述的晶体管堆叠体，其中，所述第二金属存在于所述第二栅极绝缘体材料和所述第三栅极绝缘体材料两者中。5.根据权利要求1
‑
4中任一项所述的晶体管堆叠体，还包括：通过所述第一沟道区耦合到第一漏极材料的第一源极材料，其中，所述第一源极材料和所述第一漏极材料具有第一导电类型；通过所述第二沟道区耦合到第二漏极材料的第二源极材料，其中，所述第二源极材料和所述第二漏极材料具有与所述第一导电类型互补的第二导电类型。6.根据权利要求5所述的晶体管堆叠体，其中：所述第一导电类型为P型，并且所述第二导电类型为N型；并且所述第二金属仅存在于所述第二栅极绝缘体材料或所述第三栅极绝缘体材料中的一个中。7.根据权利要求6所述的晶体管堆叠体，其中：所述第二金属为Al、Ga、Mo、Co、Ni或Nb，并且所述第二金属在所述第二栅极绝缘体材料中的量大于在所述第三栅极绝缘体材料中的量；或者所述第二金属为Mg、Ca、Sr、Ba、La、Sc、Y、Gd、Er、Yb或Lu，并且所述第二金属在所述第三栅极绝缘体材料中的量大于在所述第二栅极绝缘体材料中的量。8.根据权利要求1
‑
5中任一项所述的晶体管堆叠体，还包括扩散阻挡部，其中，所述第一栅极绝缘体材料处于所述扩散阻挡部与所述第一沟道区或所述第二沟道中的至少一个
之间，并且其中，所述扩散阻挡部包括第三金属和氮。9.根据权利要求8所述的晶体管堆叠体，其中，所述第三金属是Mo、Nb、Ti或W。10.根据权利要求1
‑
5中任一项所述的晶体管堆叠体，还包括在所述第一沟道区或所述第二沟道区中的至少一个周围的第四栅极绝缘体材料，其中，所述第四栅极绝缘体材料包括氧和所述第二金属。11.根据权利要求10所述的晶体管堆叠体，其中，所述第四栅极绝缘体材料处于所述第一栅极绝缘体与所述栅电极之间。12.根据权利要求11所述的晶体管堆叠体，其中，所述第四栅极绝缘体材料处于所述第一栅极绝缘体材料与所述第二栅极绝缘体材料或所述第三栅极绝缘体材料中的至少一个之间。13.根据权利要求1
‑
5中任一项所述的晶体管堆叠体，其中，所述栅电极包括至少在所述第一沟道区周围并与所述第一栅极绝缘体材料物理接触的功函数金属。14.根据权利要...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：