碳化硅半导体器件及其制作方法技术

本申请公开了一种碳化硅半导体器件及其制作方法，所述碳化硅半导体器件包括：碳化外延层，具有相对的第一表面和第二表面，第一表面包括栅极区域以及位于栅极区域两侧的源极区域；栅极区域的表面内具有第一沟槽；基于第一沟槽形成在碳化外延层内的第一耐压掩蔽结构；位于第一沟槽内的栅极结构，表面上具有金属栅极；源极区域的表面内具有第二耐压掩蔽结构；源极区域的表面上具有金属源极；第一表面内具有阱区，位于第一沟槽与第二耐压掩蔽结构之间。碳化硅半导体器件基于第一沟槽在碳化硅外延层内形成有第一耐压掩蔽结构，在源极区域的表面内形成有第二耐压掩蔽结构，提高了第一沟槽底部拐角区域的耐压性，解决了在电场集中区域容易出现击穿问题。区域容易出现击穿问题。区域容易出现击穿问题。

【技术实现步骤摘要】
碳化硅半导体器件及其制作方法


[0001]本申请涉及半导体器件
，更具体的说，涉及一种碳化硅(SiC)半导体器件及其制作方法。

技术介绍

[0002]随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
[0003]电子设备实现各种功能的主要结构是集成电路，而半导体器件是集成电路的重要组成电子元件。碳化硅半导体器件由于其在高功率应用领域的优良特性，成为半导体领域的一个主要发展方向。
[0004]然而碳化硅半导体器件在高功率器件应用领域，由于较高电场的存在，在电场集中区域容易出现击穿问题。

技术实现思路

[0005]有鉴于此，本申请提供了一种碳化硅半导体器件及其制作方法，方案如下：
[0006]一种碳化硅半导体器件，所述碳化硅半导体器件包括：
[0007]碳化外延层，所述碳化外延层具有相对的第一表面和第二表面，所述第一表面包括栅极区域以及位于所述栅极区域两侧的源极区域；
[0008]所述栅极区域的表面内具有第一沟槽；
[0009]基于所述第一沟槽形成在所述碳化外延层内的第一耐压掩蔽结构；
[0010]位于所述第一沟槽内的栅极结构；
[0011]所述栅极结构的表面上具有金属栅极；
[0012]所述源极区域的表面内具有第二耐压掩蔽结构；
[0013]所述源极区域的表面上具有金属源极；
[0014]所述第一表面内具有阱区，所述阱区位于所述第一沟槽与所述第二耐压掩蔽结构之间。
[0015]优选的，在碳化硅半导体器件中，在所述第一沟槽的深度方向上，所述第一耐压掩蔽结构位于所述阱区朝向所述第二表面的一侧，且与所述阱区无接触。
[0016]优选的，在碳化硅半导体器件中，所述第一沟槽为第一双级台阶沟槽；
[0017]所述栅极结构包括填充所述第一沟槽的多晶硅，所述第一沟槽与所填充的多晶硅之间具有第一绝缘介质层；
[0018]所述第一耐压掩蔽结构包括位于所述第一双级台阶沟槽朝向所述第二表面的一级沟槽的侧壁以及底部表面内的掺杂区域。
[0019]优选的，在碳化硅半导体器件中，所述阱区相对于所述第一表面的深度小于所述第一双级台阶沟槽中两级沟槽之间台阶的深度，所述第一耐压掩蔽结构位于所述第一双级
台阶沟槽中两级沟槽之间台阶朝向所述第二表面的一侧。
[0020]优选的，在碳化硅半导体器件中，所述第一沟槽为第一双级台阶沟槽；所述第一双级台阶沟槽内填充有多晶硅，所述第一双级台阶沟槽与所填充的多晶硅之间具有第一绝缘介质层；
[0021]所述第一双级台阶沟槽底部的所述绝缘介质层的厚度大于所述第一双级台阶沟槽中各级沟槽侧壁上的所述绝缘介质层的厚度，大于相邻两级沟槽之间台阶上的所述绝缘介质层的厚度。
[0022]优选的，在碳化硅半导体器件中，所述源极区域的表面内具有多级台阶沟槽；所述多级台阶沟槽内填充有多晶硅，所述多级台阶沟槽与所填充的多晶硅之间具有第二绝缘介质层；
[0023]所述第二耐压掩蔽结构包括基于所述多级台阶沟槽形成在所述碳化硅外延层内的掺杂区域。
[0024]优选的，在碳化硅半导体器件中，所述第一沟槽为第一双级台阶沟槽；所述多级台阶沟槽为第二双级台阶沟槽，所述第一双级台阶沟槽与所述第二双级台阶沟槽的深度相同。
[0025]优选的，在碳化硅半导体器件中，所述第一沟槽为第一双级台阶沟槽；
[0026]所述多级台阶沟槽为三级台阶沟槽，所述三级台阶沟槽的深度大于所述第一双级台阶沟槽的深度。
[0027]优选的，在碳化硅半导体器件中，所述第二耐压掩蔽结构包括位于所述多级台阶沟槽的侧壁、台阶、底部以及开口四周的碳化硅外延层内的掺杂区域。
[0028]优选的，在碳化硅半导体器件中，所述多级台阶沟槽底部的所述第二绝缘介质层的厚度大于所述多级台阶沟槽中各级沟槽侧壁上的所述第二绝缘介质层的厚度，大于相邻两级沟槽之间台阶上的所述第二绝缘介质层的厚度。
[0029]优选的，在碳化硅半导体器件中，所述第二耐压掩蔽结构为形成在所述源极区域内的离子注入区域。
[0030]优选的，在碳化硅半导体器件中，所述离子注入区域的注入深度不小于所述第一沟槽的深度。
[0031]本申请还提供了一种上述任一项所述碳化硅半导体器件的制作方法，所述制作方法包括：
[0032]提供一外延片，所述外延片包括碳化硅外延层，所述碳化外延层具有相对的第一表面和第二表面，所述第一表面包括栅极区域以及位于所述栅极区域两侧的源极区域；
[0033]在所述栅极区域形成第一沟槽；
[0034]基于所述第一沟槽，在所述碳化外延层内形成第一耐压掩蔽结构；
[0035]在所述第一沟槽内形成栅极结构；
[0036]在所述栅极结构的表面上形成金属栅极，在所述源极区域的表面上形成金属源极；
[0037]其中，所述源极区域的表面内具有第二耐压掩蔽结构；所述第一表面内具有阱区，所述阱区位于所述第一沟槽与所述第二耐压掩蔽结构之间。
[0038]优选的，在制作方法中，所述第一沟槽为第一双级台阶沟槽；
[0039]在所述源极区域表面内形成有多级台阶沟槽；
[0040]制备所述第一耐压掩蔽结构和所述第二耐压掩蔽结构的方法包括：
[0041]基于所述第一双级台阶沟槽以及第一双级台阶沟槽靠近第一表面一级沟槽侧壁的介质层，对所述第一双级台阶沟槽靠近所述第二表面的一级沟槽的侧壁以及底部进行离子注入，在第一双级台阶沟槽靠近第二表面的一级沟槽侧壁和底部的碳化硅外延层内形成所述第一耐压掩蔽结构；
[0042]基于所述多级台阶沟槽，在所述多级台阶沟槽的底部、各级沟槽的台阶以及侧壁进行离子注入，在所述多级台阶沟槽的底部、各级沟槽的台阶以及侧壁的碳化硅外延层内形成所述第二耐压掩蔽结构。
[0043]优选的，在制作方法中，所述第一沟槽为第一双级台阶沟槽；所述源极区域的表面内形成有多级台阶沟槽；所述第一双级台阶沟槽以及所述多级台阶沟槽内均填充有多晶硅；所述栅极结构包括所述第一双级台沟槽内所填充的多晶硅；
[0044]所述第一双级台阶沟槽与所填充的多晶硅之间、所述多级台阶沟槽与所填充的多晶硅之间均具有绝缘介质层；所述栅极结构包括所述第一双级台阶沟槽内填充的多晶硅；
[0045]其中，所述金属栅极位于所述第一双级台阶沟槽所填充的多晶硅的表面上；所述金属源极位于所述多级台阶沟槽所填充的多晶硅的表面上。
[0046]优选的，在制作方法中，所述第一双级台阶沟槽底部的所述绝缘介质层的厚度大于所述第一双级台阶沟槽中各级沟槽侧壁上的所述绝缘介质层的厚度，大于相邻两级沟槽之间台阶上的所述绝缘介质层的厚度；
[0047]所述多级台阶沟槽底部的所述绝缘介质层的厚度大于所述多级台阶沟槽中各级沟槽侧壁上的所述绝缘介质层的厚度，大于相邻两级沟本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅半导体器件，其特征在于，所述碳化硅半导体器件包括：碳化外延层，所述碳化外延层具有相对的第一表面和第二表面，所述第一表面包括栅极区域以及位于所述栅极区域两侧的源极区域；所述栅极区域的表面内具有第一沟槽；基于所述第一沟槽形成在所述碳化外延层内的第一耐压掩蔽结构；位于所述第一沟槽内的栅极结构；所述栅极结构的表面上具有金属栅极；所述源极区域的表面内具有第二耐压掩蔽结构；所述源极区域的表面上具有金属源极；所述第一表面内具有阱区，所述阱区位于所述第一沟槽与所述第二耐压掩蔽结构之间。2.根据权利要求1所述的碳化硅半导体器件，其特征在于，在所述第一沟槽的深度方向上，所述第一耐压掩蔽结构位于所述阱区朝向所述第二表面的一侧，且与所述阱区无接触。3.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第一沟槽为第一双级台阶沟槽；所述栅极结构包括填充所述第一沟槽的多晶硅，所述第一沟槽与所填充的多晶硅之间具有第一绝缘介质层；所述第一耐压掩蔽结构包括位于所述第一双级台阶沟槽朝向所述第二表面的一级沟槽侧壁表面内以及底部表面内的掺杂区域。4.根据权利要求3所述的碳化硅半导体器件，其特征在于，所述阱区相对于所述第一表面的深度小于所述第一双级台阶沟槽中两级沟槽之间台阶的深度，所述第一耐压掩蔽结构位于所述第一双级台阶沟槽中两级沟槽之间台阶朝向所述第二表面的一侧。5.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第一沟槽为第一双级台阶沟槽；所述第一双级台阶沟槽内填充有多晶硅，所述第一双级台阶沟槽与所填充的多晶硅之间具有第一绝缘介质层；所述第一双级台阶沟槽底部的所述绝缘介质层的厚度大于所述第一双级台阶沟槽中各级沟槽侧壁上的所述绝缘介质层的厚度，大于相邻两级沟槽之间台阶上的所述绝缘介质层的厚度。6.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述源极区域的表面内具有多级台阶沟槽；所述多级台阶沟槽内填充有多晶硅，所述多级台阶沟槽与所填充的多晶硅之间具有第二绝缘介质层；所述第二耐压掩蔽结构包括基于所述多级台阶沟槽形成在所述碳化硅外延层内的掺杂区域。7.根据权利要求6所述的碳化硅半导体器件，其特征在于，所述第一沟槽为第一双级台阶沟槽；所述多级台阶沟槽为第二双级台阶沟槽，所述第一双级台阶沟槽与所述第二双级台阶沟槽的深度相同。8.根据权利要求6所述的碳化硅半导体器件，其特征在于，所述第一沟槽为第一双级台阶沟槽；所述多级台阶沟槽为三级台阶沟槽，所述三级台阶沟槽的深度大于所述第一双级台阶
沟槽的深度。9.根据权利要求6所述的碳化硅半导体器件，其特征在于，所述第二耐压掩蔽结构包括位于所述多级台阶沟槽的侧壁、台阶、底部以及开口四周的碳化硅外延层内的掺杂区域。10.根据权利要求6所述的碳化硅半导体器件，其特征在于，所述多级台阶沟槽底部的所述第二绝缘介质层的厚度大于所述多级台阶沟槽中各级沟槽侧壁上的所述第二绝缘介质层的厚度，大于相邻两级沟槽之间台阶上的所述第二绝缘介质层的厚度。11.根据权利要求1所述的碳化硅半导体器件，其特征在于，所述第二耐压掩蔽结构为形成在所述源极区域内的离子注入区域。12....

【专利技术属性】
技术研发人员：袁俊，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：