具有电容器着陆垫的半导体结构的制备方法技术

本公开提供一种具有多个电容器着陆垫的半导体结构的制备方法。该制备方法包括下列步骤：提供一半导体基底；形成一位元线结构，其从该半导体基底突伸；沉积一着陆垫层以覆盖该位元线结构；平坦化该着陆垫层的一上表面；形成一沟槽在该着陆垫层中，以形成多个电容器着陆垫；形成一气隙在该位元线结构的一侧壁内；以及充填一第一介电层在该沟槽中，以密封该气隙。隙。隙。

【技术实现步骤摘要】
具有电容器着陆垫的半导体结构的制备方法


[0001]本公开主张2020年12月21日申请的美国正式申请案第17/129,063号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开关于一种具有电容器着陆垫的半导体结构的制备方法。特别涉及一种具有电容器着陆垫的半导体存储器元件结构的制备方法。

技术介绍

[0003]在半导体产业中，产品朝向小型化发展。而存储器单元的设计亦朝向更高度整合以及更高密度的方向发展。为了达到更高密度以及高度整合，间距尺寸(pitch size)设计得越来越小。然而，越小的间距尺寸造成更高的深宽比。换言之，在该等存储器元件中的该等元件设计成具有较高深宽比。另一方面，具有高深宽比的该等元件会在制造过程中造成结构稳定性的问题，其会影响制造的产量(throughput)。因此，需要改进深宽比于不断增加时的稳定性问题。
[0004]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有多个电容器着陆垫的半导体结构的制备方法，包括：提供一半导体基底；形成一位元线结构，其从该半导体基底突伸；沉积一着陆垫层以覆盖该位元线结构；平坦化该着陆垫层的一上表面；形成一沟槽在该着陆垫层中，以形成所述多个电容器着陆垫；形成一气隙在该位元线结构的一侧壁内；以及充填一第一介电层在该沟槽中，以密封该气隙。2.如权利要求1所述的制备方法，其中形成该沟槽在该着陆垫层中以形成该电容器着陆垫包括：沉积多个遮罩层在该着陆垫层上；执行一朝前双重图案化在该多个遮罩层上，以形成一硬遮罩在该着陆垫层上；以及依据该硬遮罩蚀刻该着陆垫层，以形成该沟槽。3.如权利要求2所述的制备方法，其中沉积该多个遮罩层在该着陆垫层上包括：沉积一第一碳层在该着陆垫层上；以及沉积一第二介电层在该第一碳层上。4.如权利要求3所述的制备方法，其中沉积该多个遮罩层在该着陆垫层上包括：形成一第二碳层在该第二介电层上；形成一第三介电层在该第二碳层上；形成一第三碳层在该第三介电层上；以及形成一第四介电层在该第三碳层上。5.如权利要求4所述的制备方法，其中该第一碳层的一高度大致等于90nm，该第二介电层包含氮化硅，该第三介电层为一含硅的介电抗反射涂布，以及该第四介电层为一含氧的介电抗反射涂布。6.如权利要求4所述的制备方法，其中执行该朝前双重图案化在该多个遮罩层上以形成该硬遮罩在该着陆垫层上包括：图案化该第四介电层与该第三介电层；以及蚀刻该第四介电层、该第三碳层、该第三介电层以及该第二碳层，以形成多个碳棒在该第二碳层中。7.如权利要求6所述的制备方法，其中执行该朝前双重图案化在该多个遮罩层上以形成该硬遮罩在该着陆垫层上还包括：沉积一氧化物层以覆盖该多个碳棒。8.如权利要求7所述的制备方法，其中该氧化物层通过一原子层沉积技术进行沉积。9.如权利要求7所述的制备方法，其中执行该朝前双重图案化在该多个遮罩层上以形成该硬遮罩在该着陆垫层上还包括：平坦化该氧化物层的一上表面，其中，该氧化物层的该上表面与该多个碳棒的一上表面为共面，其中，余留的氧化物层为该硬遮罩的一上部。10.如权利要求9所述的...

【专利技术属性】
技术研发人员：陈志宏，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：