用于集成电路的电阻器制造技术

提供了一种薄膜集成电路，该薄膜集成电路包括第一半导体器件、第二半导体器件、第一电阻器和第二电阻器。第一半导体器件的半导体区域、第一电阻器的电阻器主体、第二半导体器件的半导体区域和第二电阻器的电阻器主体由第一源材料和第二源材料中的至少一种形成，并且第一电阻器的电阻器主体的材料和第二电阻器的电阻器主体的材料具有不同的电气特性。的电阻器主体的材料具有不同的电气特性。的电阻器主体的材料具有不同的电气特性。

【技术实现步骤摘要】
【国外来华专利技术】用于集成电路的电阻器


[0001]本公开涉及薄膜集成电路和用于制造薄膜集成电路的方法。

技术介绍

[0002]可以使用多种不同的结构和材料来提供用于集成电路(IC)的电阻器，其中电阻器的每种变化都可能提供不同的电阻范围。然而，当考虑用于薄膜IC的电阻器时，由于使用薄膜材料提供电阻器的电阻器主体的限制以及可以被用于电阻器的结构的限制，因此可以被提供的电阻范围更加受限。例如，可以被提供的电阻值通常受到可以被用于形成薄膜IC的薄膜层的材料的电气特性限制。
[0003]更具体地，因为薄膜IC电阻器通常在形式上是平面的，所以通常以薄层电阻或每平方电阻(Ω/
□
)来描述其电阻率。典型值在10Ω/
□
和150Ω/
□
之间，并且通过在这种薄层材料中选择其宽度和长度来形成具有特定电阻的电阻器。图案分辨率、电阻器膜厚度范围、电阻公差和有限的可用IC面积的约束可能会导致薄膜IC中可以被提供的电阻器范围的折衷。这可能会约束电路设计，例如通过排除经济上可行的封装的IC设计，该IC设计包含数百欧姆(～102Ω)量级的电阻和数百万欧姆(～106Ω或MΩ)量级的电阻。
[0004]因此，需要一种方法来有效地在薄膜IC中提供增加的电阻器值范围。

技术实现思路

[0005]根据本公开的第一方面，提供了一种薄膜集成电路，该薄膜集成电路包括第一半导体器件、第二半导体器件、第一电阻器和第二电阻器，其中，第一半导体器件的半导体区域、第一电阻器的电阻器主体、第二半导体器件的半导体区域和第二电阻器的电阻器主体由第一源材料和第二源材料中的至少一种形成，并且其中，第一电阻器的电阻器主体的材料和第二电阻器的电阻器主体的材料具有不同的电气特性。
[0006]在其它优点中，通过利用共享源材料来形成半导体器件和具有不同电气特性的电阻器，可以在薄膜集成电路中提供增加的电阻器值范围，同时可能提供改进的电阻器封装和值的缩放比例，并减少制造复杂性的任何增加。
[0007]在一个示例中，第一半导体器件的半导体区域和第一电阻器的电阻器主体由第一源材料形成，并且第二半导体器件的半导体区域和第二电阻器的电阻器主体由第二源材料形成。
[0008]在另一个示例中，第一电阻器的电阻器主体和第一半导体器件的半导体区域中的至少一个，以及形成第二电阻器的电阻器主体和第二半导体器件的半导体区域的第二材料被包括在单个沉积层中。
[0009]在另一个示例中，第一半导体器件是第一薄膜晶体管TFT，并且第一电阻器的电阻器主体和第一TFT的沟道由第一源材料形成，并且第二半导体器件是第二薄膜晶体管TFT，并且第二电阻器的电阻器主体和第二TFT的沟道由第二源材料形成。
[0010]在另一个示例中，第一半导体器件是第一薄膜晶体管TFT，并且第一电阻器的电阻
器主体和第一TFT的沟道由第一源材料形成，并且第二半导体器件是肖特基二极管，并且第二电阻器的电阻器主体和肖特基二极管的半导体区域由第二源材料形成。
[0011]在另一个示例中，第一半导体器件的半导体区域的材料和第一电阻器的电阻器主体的材料具有不同的电气特性。
[0012]在另一个示例中，第一源材料和第二源材料是半导体。
[0013]在另一个示例中，第一源材料是n型半导体并且第二源材料是p型半导体。
[0014]在另一个示例中，第一源材料和第二源材料相同或不同。
[0015]在另一个示例中，第一源材料和第二源材料是本征半导体。
[0016]在另一个示例中，第一TFT是n型TFT(例如nMOS)，并且第二TFT是p型TFT(例如pMOS)。
[0017]在本公开的另一个方面，提供了一种用于制造薄膜集成电路IC的方法，该薄膜IC包括第一半导体器件、第二半导体器件、第一电阻器和第二电阻器，并且该方法包括沉积第一源材料和第二源材料中的至少一种，以形成第一半导体器件的半导体区域、第一电阻器的电阻器主体、第二半导体器件的半导体区域和第二电阻器的电阻器主体，并且在沉积源材料的相应部分期间或之后，改变形成第一半导体器件的半导体区域、第一电阻器的电阻器主体、第二半导体器件的半导体区域和第二电阻器的电阻器主体的源材料的至少一部分的电气特性，其中，第一电阻器的电阻器主体的配置材料和第二电阻器的电阻器主体的配置材料具有不同的电气特性。
[0018]在一个示例中，沉积第一源材料和第二源材料中的至少一种包括沉积第一源材料层以形成第一半导体器件的半导体区域和第一电阻器的电阻器主体，并且沉积第二源材料层以形成第二半导体器件的半导体区域和第二电阻器的电阻器主体。
[0019]在另一个示例中，改变电气特性包括以下至少一项：控制源材料的相应部分被沉积的环境条件、将另一种材料沉积到源材料的相应部分上、将源材料的相应部分暴露于电磁辐射，以及控制源材料的相应部分被沉积到其上的表面的电气特性。
[0020]在另一个示例中，改变源材料的部分的电气特性包括以下一项或多项：将该部分的源材料从n型半导体改变为p型半导体、将该部分的源材料从p型半导体改变为n型半导体、将该部分的源材料从本征半导体改变为n型半导体或p型半导体，以及将该部分的源材料从半导体改变为导体。
[0021]在另一个示例中，第一半导体器件是第一薄膜晶体管TFT，并且第一电阻器的电阻器主体和第一TFT的沟道由第一源材料形成，并且第二半导体器件是第二薄膜晶体管TFT，并且第二电阻器的电阻器主体和第二TFT的沟道由第二源材料形成。
[0022]在另一个示例中，第一半导体器件是第一薄膜晶体管TFT，并且第一电阻器的电阻器主体和第一TFT的沟道由第一源材料形成，并且第二半导体器件是肖特基二极管，并且第二电阻器的电阻器主体和肖特基二极管的半导体区域由第二源材料形成。
[0023]在另一个示例中，第一半导体器件的半导体区域的材料和第一电阻器的电阻器主体的材料具有不同的电气特性。
[0024]在另一个示例中，第一源材料和第二源材料是半导体。
[0025]在另一个示例中，第一源材料是n型半导体并且第二源材料是p型半导体。
[0026]在另一个示例中，第一源材料和第二源材料相同或不同。
[0027]在另一个示例中，第一源材料和第二源材料是本征半导体。
[0028]在另一个示例中，第一TFT是n型TFT(例如nMOS)并且第二TFT是p型TFT(例如pMOS)。
[0029]在另一个示例中，第一电阻器的电阻器主体的材料的电阻率与第二电阻器的电阻器主体的材料的电阻率之间存在至少一个数量级的差异。
[0030]在另一个示例中，第一源材料和第二源材料是金属氧化物。
附图说明
[0031]在下文中参考附图进一步描述本公开的实施例，其中：
[0032]图1提供了用于薄膜IC的示例薄膜晶体管(TFT)/电阻器对的示意图；
[0033]图2提供了用于薄膜IC的TFT/电阻器对的示意图；
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种薄膜集成电路IC，所述薄膜集成电路IC包括第一半导体器件、第二半导体器件、第一电阻器和第二电阻器，其中，所述第一半导体器件的半导体区域、所述第一电阻器的电阻器主体、所述第二半导体器件的半导体区域，以及所述第二电阻器的电阻器主体由第一源材料和第二源材料中的至少一种形成，并且其中，所述第一电阻器的所述电阻器主体的材料和所述第二电阻器的所述电阻器主体的材料具有不同的电气特性。2.根据权利要求1所述的薄膜集成电路IC，其中，所述第一半导体器件的所述半导体区域和所述第一电阻器的所述电阻器主体由所述第一源材料形成，并且所述第二半导体器件的所述半导体区域和所述第二电阻器的所述电阻器主体由所述第二源材料形成。3.根据权利要求1或2所述的薄膜集成电路IC，其中，所述第一电阻器的所述电阻器主体和所述第一半导体器件的所述半导体区域中的至少一个，以及形成所述第二电阻器的所述电阻器主体和所述第二半导体器件的所述半导体区域的所述第二材料被包括在单个沉积层中。4.根据权利要求1或2所述的薄膜集成电路IC，其中，所述第一半导体器件是第一薄膜晶体管TFT，并且所述第一电阻器的所述电阻器主体和所述第一TFT的沟道由所述第一源材料形成，并且所述第二半导体器件是第二薄膜晶体管TFT，并且所述第二电阻器的所述电阻器主体和所述第二TFT的沟道由所述第二源材料形成。5.根据权利要求1或2所述的薄膜集成电路IC，其中，所述第一半导体器件是第一薄膜晶体管TFT，并且所述第一电阻器的所述电阻器主体和所述第一TFT的沟道由所述第一源材料形成，并且所述第二半导体器件是肖特基二极管，并且所述第二电阻器的所述电阻器主体和所述肖特基二极管的半导体区域由所述第二源材料形成。6.根据前述权利要求中任一项所述的薄膜集成电路IC，其中，所述第一半导体器件的所述半导体区域的材料和所述第一电阻器的所述电阻器主体的材料具有不同的电气特性。7.根据前述权利要求中任一项所述的薄膜集成电路IC，其中，所述第一源材料和所述第二源材料是半导体。8.根据前述权利要求中任一项所述的薄膜集成电路IC，其中，所述第一源材料是n型半导体并且所述第二源材料是p型半导体。9.根据权利要求1至7中任一项所述的薄膜集成电路IC，其中，所述第一源材料和所述第二源材料相同或不同。10.根据权利要求9所述的薄膜集成电路IC，其中，所述第一源材料和所述第二源材料是本征半导体。11.根据权利要求4所述的薄膜集成电路IC，其中，所述第一TFT是n型TFT(例如nMOS)，并且所述第二TFT是p型TFT(例如pMOS)。12.一种用于制造薄膜集成电路IC的方法，所述薄膜集成电路IC包括第一半导体器件、第二半导体器件、第一电阻器和第二电阻器，并且所述方法包括：沉积第一源材料和第二源材料中的至少一种，以形成所述第一半导体器件的半导体区域、所述第一电阻器的电阻器主体、所述第二半导体器件的半导体区域和所述第二电阻器的电阻器主体，以及在沉积源材料的所述相应部分期间或之后，改变形成所述第一半导体器件的所述半导体区域、所述第一电阻器的所述电阻器主体、所述第二半导体器件的所述半导体区域和所
述第二电阻器的所述电阻器主体的所述源材料的至少一部分的电气特性，其中，所...

【专利技术属性】
技术研发人员：理查德，
申请(专利权)人：务实印刷有限公司，
类型：发明
国别省市：