一种基于热氧化法制作的集成无源器件制造技术

本实用新型专利技术涉及一种基于热氧化法制作的集成无源器件，包括：衬底；第一介质层，其位于所述衬底上；以及电容，包括：电容下电极，其位于所述第一介质层中；金属氧化物层，其在第一介质层中位于所述电容下电极上；以及电容上电极，其位于所述金属氧化层上。该集成无源器件采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极，热氧法制作的氧化银、氧化铝或氧化锌作为介质层，可以有效降低介质层厚度，提高电容器件的电容值，而且实施简单、效果明显。果明显。果明显。

【技术实现步骤摘要】
一种基于热氧化法制作的集成无源器件


[0001]本技术总体上涉及半导体封装
，具体而言涉及一种基于热氧化法制作的集成无源器件。

技术介绍

[0002]近年来，手机等便携式和移动式消费类电子设备的发展要求系统持续地实现微型化，需要在芯片上集成越来越多不同类型的元器件。而在现有技术中需要使用大量的离散无源器件，例如，在射频模块中，离散无源器件占元器件的90％，占用了80％的面积以及70％的成本。
[0003]集成无源器件(Integrated Passive Device,IPD)技术可以将无源器件集成到芯片内部，以替代离散无源器件，其主要优点包括缩短互连线路、降低寄生效应，进一步实现器件小型化，实现晶圆级工艺、具有量产效应等。
[0004]电容器是IPD电路中的关键器件。为提升电容值，要求电容器的介电层有较高的介电常数和较薄的厚度。而在常规的晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)工艺中，通常采用沉积SiO2或Si3N4等硅基介电材料的方式来制备电容器件的介质层，然而硅基材料的介电常数较低，而且沉积法难以制备超薄的介电层薄膜，因此这两者的影响导致采用WLCSP方法制备的IPD电容器件难以获得较高的电阻值，从而影响了对IPD电路整体性能的优化。

技术实现思路

[0005]从现有技术出发，本技术的任务是提供一种基于热氧化法制作的集成无源器件，采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极，热氧法制作的氧化银、氧化铝或氧化锌作为介电层，可以有效降低介电层厚度，提高电容器件的电容值。
[0006]根据本技术，前述任务通过一种基于热氧化法制作的集成无源器件来解决，包括：
[0007]衬底；
[0008]第一介质层，其位于所述衬底上；以及
[0009]电容，包括：
[0010]电容下电极，其位于所述第一介质层中；
[0011]金属氧化物层，其在第一介质层中位于所述电容下电极上；以及
[0012]电容上电极，其位于所述金属氧化层上。
[0013]在本技术的一个优选方案中规定，所述金属氧化物层是由热氧化法制作形成的金属氧化物层。
[0014]在本技术的另一优选方案中规定，所述第一介质层为包括无机材料的介质层。
[0015]在本技术的又一优选方案中规定，所述电容下电极为包括银、铝或锌的电容
下电极。
[0016]在本技术的另一优选方案中规定，所述金属氧化物层为包括氧化银、氧化铝或氧化锌的金属氧化物层。
[0017]在本技术的又一优选方案中规定，还包括：
[0018]第一导电通孔，其贯穿所述金属氧化物层，并与所述电容下电极电连接；
[0019]第一金属互连线，其位于所述电容上电极的左侧，并与所述电容上电极电连接；
[0020]第二金属互连线，其位于所述电容上电极的右侧，并与所述第一导电通孔电连接；
[0021]电感，其位于所述第二金属互连线的右侧，并与所述第二金属互连线电连接；
[0022]第二介质层，其位于所述第一介质层上，并包裹所述电容上电极、所述第一金属互连线、所述第二金属互连线和所述电感；
[0023]第三介质层，其位于所述第二介质层上；
[0024]第二导电通孔，其贯穿所述第三介质层，并与所述第一金属互连线或电感电连接；
[0025]第三金属互连线，其位于所述第三介质层上，并与所述第二导电通孔电连接；
[0026]第四介质层，其位于所述第三介质层上，并包裹所述第三金属互连线；
[0027]第五介质层，其位于所述第四介质层上；
[0028]第三导电通孔，其贯穿所述第五介质层，并与所述第三金属互连线电连接；
[0029]金属焊盘，其位于所述第五介质层上，并与所述第三导电通孔电连接；以及
[0030]焊球，其与所述金属焊盘电连接。
[0031]在本技术的另一优选方案中规定，还包括：
[0032]第一导电通孔，其贯穿所述金属氧化物层，并与所述电容下电极电连接。
[0033]第一金属互连线，其位于所述电容上电极的左侧，并与所述电容上电极电连接；
[0034]第二金属互连线，其位于所述电容上电极的右侧，并与所述第一导电通孔电连接；
[0035]第二介质层，其位于所述第一介质层上，并包裹所述电容上电极、所述第一金属互连线和所述第二金属互连线；
[0036]第三介质层，其位于所述第二介质层上；
[0037]第二导电通孔，其贯穿所述第三介质层，并与所述第一金属互连线和所述第二金属互连线电连接；
[0038]第三金属互连线，其位于所述第三介质层上，并与第二导电通孔211电连接；
[0039]电感，其位于所述第三金属互连线的右侧，并与所述第二导电通孔电连接；
[0040]第四金属互连线，其位于所述电感的右侧，并与所述电感电连接；
[0041]第四介质层，其位于所述第三介质层上，并包裹所述第三金属互连线、所述电感和所述第四金属互连线；
[0042]第五介质层，其位于所述第四介质层上；
[0043]第三导电通孔，其贯穿所述第五介质层，并与所述第三金属互连线和所述第四金属互连线电连接；
[0044]金属焊盘，其位于所述第五介质层上，并与所述第三导电通孔电连接；以及
[0045]焊球，其与所述金属焊盘电连接。
[0046]在本技术的又一优选方案中规定，所述第二介质层、所述第三介质层、所述第四介质层和所述第五介质层为包括无机材料或有机材料的介质层。
[0047]在本技术的另一优选方案中规定，所述电感为金属线缠绕形成的线圈。
[0048]本技术的有益效果至少在于提出了一种基于热氧化法制作的集成无源器件，其采用易形成致密氧化层的金属作为集成无源器件中电容器件的电极，热氧法制作的氧化银、氧化铝或氧化锌作为介电层，可以有效降低介电层厚度，提高电容器件的电容值，而且实施简单、效果明显。
附图说明
[0049]下面结合附图参考具体实施例来进一步阐述本技术。
[0050]图1示出了根据本技术的一个实施例的电容和电感在同一平面的集成无源器件100的剖面示意图；
[0051]图2示出了根据本技术的一个实施例的电容和电感在同一平面的集成无源器件100中电容和电感的俯视截面图；
[0052]图3示出了根据本技术的一个实施例的电容和电感在不同平面的集成无源器件200的剖面示意图；以及
[0053]图4示出了根据本技术的一个实施例的电容和电感在不同平面的集成无源器件200中电容和电感的俯视截面图。
具体实施方式
[0054]应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于热氧化法制作的集成无源器件，包括：衬底；第一介质层，其位于所述衬底上；以及电容，包括：电容下电极，其位于所述第一介质层中；金属氧化物层，其在第一介质层中位于所述电容下电极上；以及电容上电极，其位于所述金属氧化物层上。2.根据权利要求1所述的基于热氧化法制作的集成无源器件，其特征在于，所述金属氧化物层是由热氧化法制作形成的金属氧化物层。3.根据权利要求1所述的基于热氧化法制作的集成无源器件，其特征在于，所述第一介质层为包括无机材料的介质层。4.根据权利要求1所述的基于热氧化法制作的集成无源器件，其特征在于，所述电容下电极为包括银、铝或锌的电容下电极。5.根据权利要求1所述的基于热氧化法制作的集成无源器件，其特征在于，所述金属氧化物层为包括氧化银、氧化铝或氧化锌的金属氧化物层。6.根据权利要求1所述的基于热氧化法制作的集成无源器件，其特征在于，还包括：第一导电通孔，其贯穿所述金属氧化物层，并与所述电容下电极电连接；第一金属互连线，其位于所述电容上电极的左侧，并与所述电容上电极电连接；第二金属互连线，其位于所述电容上电极的右侧，并与所述第一导电通孔电连接；电感，其位于所述第二金属互连线的右侧，并与所述第二金属互连线电连接；第二介质层，其位于所述第一介质层上，并包裹所述电容上电极、所述第一金属互连线、所述第二金属互连线和所述电感；第三介质层，其位于所述第二介质层上；第二导电通孔，其贯穿所述第三介质层，并与所述第一金属互连线或电感电连接；第三金属互连线，其位于所述第三介质层上，并与所述第二导电通孔电连接；第四介质层，其位于所述第三介质层上，并包裹所述第三金属互连线；第五介质层，其位于所述第四介质层上；第三导电通孔，其贯穿所...

【专利技术属性】
技术研发人员：张宏伟，陈天放，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：新型
国别省市：