静电放电防护电路制造技术

一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是关于一种静电放电防护电路。
技术介绍
静电放电(Electro Static Discharge，ESD)是造成大多数的电子元件或者电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。而静电放电会导致一种对半导体元件以和计算机等形成一种永久性的毁坏，因而影响集成电路的电路功能，而使得电子产品工作不正常。而静电放电的产生，一般在于电子元件或系统在制造、生产、组装、测试、存放或搬运过程中，静电会累积在人体、仪器或储放设备的内部，甚至电子元件本身也会有静电的积累。当人体、仪器或储放设备与电子元件之间接触，将会形成一静电放电路径，使得电子元件或系统遭到不可预期的效果。为了防护静电放电电流对电子元件所造成的损害，采用静电放电防护电路(Electro Static DischargeProtection Circut)得以实现。其中，可分为栅极耦合N型信道金氧半晶体管(Gate-Coupled NMOS，GCNMOS)静电放电防护电路、栅极接地N型信道金氧半晶体管(Gate-Grounded NMOS，GGNMOS)静电放电防护电路与门极驱动N本文档来自技高网...

【技术保护点】
一种静电放电防护电路，其包括一静电放电电路，该静电放电电路由至少一场效应晶体管组成，其特征在于：该静电放电防护电路还包括第一控制电路和第二控制电路，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电...

【技术特征摘要】
1.一种静电放电防护电路，其包括一静电放电电路，该静电放电电路由至少一场效应晶体管组成，其特征在于该静电放电防护电路还包括第一控制电路和第二控制电路，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。2.如权利要求1所述的...

【专利技术属性】
技术研发人员：吴宏基，陈永昌，赖建廷，
申请(专利权)人：鸿富锦精密工业深圳有限公司，群创光电股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]