静电放电防护电路制造技术

本发明专利技术提供一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。该静电放电防护电路可降低系统功率损耗。

【技术实现步骤摘要】

本专利技术是关于一种静电放电防护电路。
技术介绍
静电放电(Electro Static Discharge，ESD)是造成大多数的电子元件或者电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。而静电放电会导致一种对半导体元件以及计算机等形成一种永久性的毁坏，因而影响集成电路的电路功能，而使得电子产品工作不正常。而静电放电的产生，一般在于电子元件或系统在制造、生产、组装、测试、存放或搬运过程中，静电会累积在人体、仪器或储放设备的内部，甚至电子元件本身也会有静电的积累。当人体、仪器或储放设备与电子元件之间接触，将会形成一静电放电路径，使得电子元件或系统遭到不可预期的效果。为了防护静电放电电流对电子元件所造成的损害，采用静电放电防护电路(Electro Static DischargeProtection Circuit)得以实现。其中，可分为栅极耦合N型信道金氧半晶体管(Gate-Coupled NMOS，GCNMOS)静电放电防护电路、栅极接地N型信道金氧半晶体管(Gate-Grounded NMOS，GGNMOS)静电放电防护电路与栅极驱动N型信道金氧半晶体管(Gate Driven NMOS，GDNMOS)静电放电防护电路等等。但是，上述静电放电防护电路在非晶硅薄膜晶体管(α-Si Thin FilmTransistor，α-Si TFT)的运用中，因制程和材料的关系无法在液晶显示器(Liquid Crystal Display，LCD)中得以实现。请参考图1，是一种现有技术的静电放电防护电路示意图。静电放电防护电路201与内部电路101并联连接在第一电源线301和第二电源线311之间。该静电放电防护电路201包括第一场效应晶体管211和第二场效应晶体管221。该第一场效应晶体管211的栅极和漏极与第一电源线301相连接，其源极与第二电源线311相连接。该第二场效应晶体管221的栅极和漏极与第二电源线311相连接，其源极与第一电源线301相连接。当静电放电电压源801产生伴随而生的静电电流811流向内部电路101时，第一场效应晶体管211和第二场效应晶体管221即会将该静电电流811释放，从而保护该内部电路101免受损害。请参考图2，是另一种现有技术的静电放电防护电路示意图。其与图1的不同点在于静电放电防护电路202与静电放电防护电路201不同。在静电放电防护电路202的第一场效应晶体管211与第二电源线311之间连接一第三场效应晶体管231，在第二场效应晶体管221与第二电源线311之间连接一第四场效应晶体管241。该第三场效应晶体管231的栅极和漏极与第一场效应晶体管211的源极相连，其源极与第二电源线311相连。该第四场效应晶体管241的栅极和源极与第二场效应晶体管221相连，其漏极与第二电源线311相连。该静电放电防护电路202较静电放电防护电路201放电能力强，即使用较多的场效应晶体管可以达到较低的漏电流。但是，场效应晶体管的增加会提高系统功率损耗，若上述某一场效应晶体管出现缺陷，则静电放电防护电路将失效，从而影响到内部电路的正常运作。
技术实现思路
为了克服现有技术中静电放电防护电路使系统功率损耗较高，因内部元件的缺陷而影响其所保护内部电路的正常运作问题，本专利技术提供一种功率小、可靠性高的静电放电防护电路。本专利技术解决技术问题所采用的方案是提供一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。相较于现有技术，本专利技术的静电放电防护电路中采用至少一个场效应晶体管的静电放电电路，因此可通过至少一途径放电，可以增加放电的效率，从而达到保护内部电路目的。且本专利技术采用两个控制电路控制该静电放电电路，可以达到对内部信号影响降至最低，降低系统功率的损耗。附图说明图1是应用现有技术的静电放电防护电路示意图。图2是另一种应用现有技术的静电放电防护电路示意图。图3是应用本专利技术的静电放电防护电路示意图。具体实施方式请参考图3，是应用本专利技术的静电放电防护电路示意图。静电放电防护电路2包括一静电放电电路20、第一控制电路50和第二控制电路60。该静电放电防护电路2与内部电路10并联连接在第一电源线30和第二电源线31之间。该静电放电电路20包括场效应晶体管21和场效应晶体管22；该第一控制电路50包括一场效应晶体管51；该第二控制电路60包括一场效应晶体管61。该场效应晶体管21和场效应晶体管22的栅极与场效应晶体管51和场效应晶体管61的源极互相连接。场效应晶体管21和场效应晶体管22的源极与场效应晶体管61的栅极和漏极连接并与第一电源线30相连接；场效应晶体管21和场效应晶体管22的漏极与场效应晶体管51的栅极和漏极连接并与第二电源线31相连接。当静电放电电压源80产生使第一电源线30和第二电源线31之间电位差超过第一控制电路50和第二控制电路60所设定的电位差时，由静电放电电压源80伴随而生的静电电流81将会流向内部电路10。但是由于静电放电电路20与第一控制电路50和第二控制电路60的存在，电流81会经由晶体管61和场效应晶体管21和场效应晶体管22而将电荷释放。因此，无论是来自外界的静电电压或者电子元件本身的静电电压在未进入内部电路10前，其已经由静电放电电路20得到电荷的释放。本专利技术的静电放电电路20设计成两个场效应晶体管21和场效应晶体管22的模式，可通过两个途径放电，因此可以增加放电的效率，若其中一个场效应晶体管出现缺陷，则该静电放电电路20将经由另一场效应晶体管放电，因此可通过增加放电元件即场效应晶体管达到充分保护内部电路10的目的。因此，本专利技术静电放电电路20内部的场效应晶体管不限于两个，可根据需要增加其数量，连接方式与上述相同，其栅极与场效应晶体管51和场效应晶体管61的源极相连接，其源极与场效应晶体管61的栅极和漏极连接，其漏极与场效应晶体管51的栅极和漏极连接。本专利技术的控制电路60也有其它改良设计之处，可增加一场效应晶体管，其栅极和漏极与场效应晶体管61的源极相连，其源极与场效应晶体管21的栅极相连。本专利技术的第一控制电路50和第二控制电路60的功能是在于控制静电放电电路20的电位差。因为在正常操作情况下，静电放电电路20的存在会影响到系统内部电路10的信号传输，也会增加功率的损耗。而本专利技术采用该两个控制电路控制该静电放电电路可以达到对内部信号影响降至最低，同时降低系统功率的损耗。为提高静电放电电路20放电能力，也可以在该两个控制电路增加一电压值为Vt的电压，使静电放电电路20在电压值是2Vt时才开始运作。本文档来自技高网...

【技术保护点】
一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。

【技术特征摘要】
1.一种静电放电防护电路，其包括一静电放电电路、第一控制电路和第二控制电路，该静电放电电路由至少一场效应晶体管组成，该第一控制电路和第二控制电路分别由一场效应晶体管组成，该静电放电电路的至少一场效应晶体管的栅极与该两个控制电路的场效应晶体管的源极互相连接，该静电放电电路的至少一场效应晶体管的源极与第一控制电路的场效应晶体管的栅极和漏极连接，该静电放电电路的至少一场效应晶体管的漏极与第二控制电路场效应晶体管的栅极和漏极连接，当有静电电流流过时，其经由该第一控制电路或该第二控制电路的场效应晶体管提供给该静电放电电路的至少一场效应晶体管，由该至少一场效应晶体管将静电电荷释放。2.如权利要求1所述的静电放电防护电路，...

【专利技术属性】
技术研发人员：吴宏基，陈永昌，赖建廷，
申请(专利权)人：鸿富锦精密工业深圳有限公司，群创光电股份有限公司，
类型：发明
国别省市：94[中国|深圳]