半导体结构及其形成方法技术

一种半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。提高了控温的效率。效率。效率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]温度变化对芯片的工作装态、电路性能有影响。芯片在工作时，输入功率只有一部分作有用功输出，还有很多的电能转化成热能，使芯片中元器件温度升高。而元器件允许的工作温度都是有限的，如果实际温度超过了元器件的允许温度，则元器件的性能会变坏，甚至烧毁。晶体管、电阻、电容、变压器、印制电路板、存储器都是如此。
[0003]现有虽然可以使用一些控温器件对芯片的温度进行控制，但是控温效率不高，并且控温器件与芯片的集合封装在一起使得整个器件的体积会较大。

技术实现思路

[0004]本申请一些实施例提供了一种半导体结构，包括：
[0005]半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；
[0006]位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。
[0007]在一些实施例中，所述第三端金属层为长条形的金属层，所述长条形的金属层电连接于所有的所述N型掺杂区和所述P型掺杂区。
[0008]在一些实施例中，所述第三端金属层包括若干依次间隔的第三端子金属层，每一个第三端子金属层电连接于至少一对相邻的N型掺杂区和P型掺杂区。
[0009]在一些实施例中，所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中具有暴露出所述N型掺杂区和P型掺杂区的靠近芯片区的一侧侧壁表面的第一沟槽，所述第三端金属层填充满所述第一沟槽。
[0010]在一些实施例中，所述第一端金属层和第二端金属层均包括向远离芯片区的方向凸出的若干齿状部和连接于所述若干齿状部的本体部，所述本体部与相应的N型掺杂区和P型掺杂区电连接。
[0011]在一些实施例中，所述第一端金属层位于第二端金属层下方，且所述第一端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。
[0012]在一些实施例中，所述半导体结构还包括若干第一连接金属垫和连接于每个所述第一连接金属垫上表面的第一金属插塞，所述第一连接金属垫位于所述P型掺杂区远离芯片区一侧的半导体衬底中且与所述P型掺杂区远离芯片区的一侧电连接，所述第二端金属
层通过位于所述介质层中的第一金属插塞与相应的第一连接金属垫连接。
[0013]在一些实施例中，所述第一端金属层位于第二端金属层上方，且所述第二端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。
[0014]在一些实施例中，所述半导体结构还包括若干第二连接金属垫和连接于每个所述第二连接金属垫上表面的第二金属插塞，所述第二连接金属垫位于所述N型掺杂区远离芯片区一侧的半导体衬底中且与所述N型掺杂区远离芯片区的一侧电连接，所述第一端金属层通过位于所述介质层中的第二金属插塞与相应的第二连接金属垫连接。
[0015]在一些实施例中，所述N型掺杂区和P型掺杂区通过离子注入工艺形成。
[0016]在一些实施例中，所述控温区中的所述珀尔帖器件沿着所述芯片区边界方向包围所述芯片区。
[0017]在一些实施例中，所述第一端金属层连接电源正极，所述第二端金属层连接电源负极。
[0018]在一些实施例中，所述芯片区包含半导体芯片，所述半导体结构还包括保护环器件，所述保护环器件包括若干层金属层和将相邻层的金属层连接的金属插塞，所述保护环器件设置于所述珀尔帖器件和所述半导体芯片之间，且围绕所述半导体芯片。
[0019]本申请一些实施例还提供了一种半导体结构的形成方法，包括：
[0020]提供半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；
[0021]在所述控温区形成珀尔帖器件，包括：
[0022]在位于所述控温区的半导体衬底中形成沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；
[0023]形成位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；
[0024]形成位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。
[0025]在一些实施例中，所述第三端金属层的形成过程包括：在所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中形成第一沟槽，所述第一沟槽暴露出所述N型掺杂区和P型掺杂区的靠近所述芯片区的一侧侧壁表面；在所述第一沟槽中填充金属形成第三端金属层。
[0026]在一些实施例中，所述第一端金属层和第二端金属层的形成过程包括：在所述N型掺杂区的远离所述芯片区的一侧半导体衬底中形成梳状的第二沟槽，所述第二沟槽暴露出所述若干N型掺杂区的远离所述芯片区的一侧的侧壁表面；在每一个所述P型掺杂区远离芯片的一侧半导体衬底中形成若干第三沟槽，每一个所述第三沟槽相应的暴露出一个所述P型掺杂区远离芯片的一侧侧壁表面；在所述梳状的第二沟槽中填充金属形成第一端金属层，在所述若干第三沟槽中填充金属，形成若干第一连接金属垫；在所述半导体衬底上形成介质层，所述介质层中形成有与相应的第一连接金属垫连接若干第一金属插塞；在所述介质层上形成与若干第一金属插塞连接的第二端金属层。
[0027]在一些实施例中，所述第一端金属层和第二端金属层的形成过程包括：在所述P型
掺杂区的远离所述芯片区的一侧半导体衬底中形成梳状的第四沟槽，所述第四沟槽暴露出所述若干P型掺杂区的远离所述芯片区的一侧的侧壁表面；在每一个所述N型掺杂区远离芯片的一侧半导体衬底中形成若干第五沟槽，每一个所述第五沟槽相应的暴露出一个所述N型掺杂区远离芯片的一侧侧壁表面；在所述梳状的第四沟槽中填充金属形成第二端金属层，在所述若干第五沟槽中填充金属，形成若干第二连接金属垫；在所述半导体衬底上形成介质层，所述介质层中形成有与相应的第二连接金属垫连接若干第二金属插塞；在所述介质层上形成与若干第二金属插塞连接的第一端金属层。
[0028]在一些实施例中，所述N型掺杂区和P型掺杂区的形成过程包括：在所述控温区中形成凹槽；在所述凹槽中填充满碲化铋材料；对所述碲化铋材料进行掺杂，形成N型掺杂区和P型掺杂区。
[0029]在一些实施例中，还包括：在所述芯片区形成半导体芯片，在所述珀尔帖器件和所述半导体芯片之间形成围本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底，所述半导体衬底包括芯片区和围绕芯片区的控温区；位于所述控温区的珀尔帖器件，所述珀尔帖器件包括位于所述控温区的半导体衬底中且沿着所述芯片区边界方向交替排布的若干P型掺杂区和若干N型掺杂区；位于所述N型掺杂区和P型掺杂区远离芯片区一侧的第一端金属层和第二端金属层，所述第一端金属层电连接于所述若干N型掺杂区，所述第二端金属层电连接于所述若干P型掺杂区；位于所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中的第三端金属层，所述第三端金属层电连接于所述N型掺杂区与P型掺杂区。2.如权利要求1所述的半导体结构，其特征在于，所述第三端金属层为长条形的金属层，所述长条形的金属层电连接于所有的所述N型掺杂区和所述P型掺杂区。3.如权利要求1所述的半导体结构，其特征在于，所述第三端金属层包括若干依次间隔的第三端子金属层，每一个第三端子金属层电连接于至少一对相邻的N型掺杂区和P型掺杂区。4.如权利要求1所述的半导体结构，其特征在于，所述N型掺杂区和P型掺杂区靠近芯片区一侧的半导体衬底中具有暴露出所述N型掺杂区和P型掺杂区的靠近芯片区的一侧侧壁表面的第一沟槽，所述第三端金属层填充满所述第一沟槽。5.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层和第二端金属层均包括向远离芯片区的方向凸出的若干齿状部和连接于所述若干齿状部的本体部，所述本体部与相应的N型掺杂区和P型掺杂区电连接。6.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层位于第二端金属层下方，且所述第一端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。7.如权利要求6所述的半导体结构，其特征在于，所述半导体结构还包括若干第一连接金属垫和连接于每个所述第一连接金属垫上表面的第一金属插塞，所述第一连接金属垫位于所述P型掺杂区远离芯片区一侧的半导体衬底中且与所述P型掺杂区远离芯片区的一侧电连接，所述第二端金属层通过位于所述介质层中的第一金属插塞与相应的第一连接金属垫连接。8.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层位于第二端金属层上方，且所述第二端金属层位于所述N型掺杂区和P型掺杂区远离芯片区一侧的半导体衬底中；所述半导体结构还包括介质层，所述第一端金属层和第二端金属层通过所述介质层隔离。9.如权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括若干第二连接金属垫和连接于每个所述第二连接金属垫上表面的第二金属插塞，所述第二连接金属垫位于所述N型掺杂区远离芯片区一侧的半导体衬底中且与所述N型掺杂区远离芯片区的一侧电连接，所述第一端金属层通过位于所述介质层中的第二金属插塞与相应的第二连接金属垫连接。10.如权利要求1所述的半导体结构，其特征在于，所述N型掺杂区和P型掺杂区通过离子注入工艺形成。
11.如权利要求1所述的半导体结构，其特征在于，所述控温区中的所述珀尔帖器件沿着所述芯片区边界方向包围所述芯片区。12.如权利要求1所述的半导体结构，其特征在于，所述第一端金属层连接电源正极，所述第二端金属层连接电源负极。13.如权利要求1所述的半导体结构，其特征在于，所述芯片区...

【专利技术属性】
技术研发人员：章恒嘉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：