薄膜晶体管及其制作方法、显示面板技术

本申请提供一种薄膜晶体管及其制作方法、显示面板；该薄膜晶体管包括半导体层、与半导体层的位置对应设置的栅极、以及设置于半导体层和栅极之间的栅极绝缘层，栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，第一栅极绝缘层的介电常数大于第二栅极绝缘层的介电常数。本申请通过设置双层结构的栅极绝缘层，使薄膜晶体管的导电流能力得到提升，相比于目前的薄膜晶体管，在相同尺寸和相同驱动条件下，本申请的薄膜晶体管中的半导体层内可以导通更大的电流，而在导通相同大小电流的条件下，本申请的薄膜晶体管可以实现更小尺寸的设计。请的薄膜晶体管可以实现更小尺寸的设计。请的薄膜晶体管可以实现更小尺寸的设计。

【技术实现步骤摘要】
薄膜晶体管及其制作方法、显示面板


[0001]本申请涉及显示
，尤其涉及一种薄膜晶体管及其制作方法、显示面板。

技术介绍

[0002]窄边框设计是提升显示器件有效屏占比的一个重要手段，也是显示屏未来的主要发展趋势。GOA(Gate on Array，阵列基板行驱动)技术对实现显示器件的窄边框设计有重要意义，但是随着边框尺寸的进一步缩小，GOA电路中的TFT(Thin Film Transistor，薄膜晶体管)的尺寸也被压缩，而TFT尺寸减小则会导致TFT自身的导电流能力减弱，从而无法满足显示器件的功能需求。
[0003]所以，目前的薄膜晶体管存在导电流能力偏低的技术问题。

技术实现思路

[0004]本申请提供一种薄膜晶体管及其制作方法、显示面板，用于缓解目前的薄膜晶体管存在的导电流能力偏低的技术问题。
[0005]本申请提供一种薄膜晶体管，其包括半导体层、与所述半导体层的位置对应设置的栅极、以及设置于所述半导体层和所述栅极之间的栅极绝缘层；其中，
[0006]所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠近所述栅极设置的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。
[0007]在本申请的薄膜晶体管中，所述栅极绝缘层的介电常数大于4。
[0008]在本申请的薄膜晶体管中，所述第一栅极绝缘层的介电常数大于9。
[0009]在本申请的薄膜晶体管中，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度。/>[0010]在本申请的薄膜晶体管中，所述第一栅极绝层包括氧化铪或氧化铝，所述第二栅极绝缘层包括氧化硅。
[0011]在本申请的薄膜晶体管中，所述栅极绝缘层由氧化铪和氧化铝中的至少其中之一制作而成。
[0012]本申请还提供一种显示面板，其包括基板和设置在所述基板上的薄膜晶体管，其特征在于，所述薄膜晶体管包括：
[0013]半导体层，设置在所述基板的表面上；
[0014]栅极绝缘层，设置于所述半导体层上，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠设置于所述第一栅极绝缘层上的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数；
[0015]栅极，设置于所述栅极绝缘层上，且与所述半导体层的位置对应。
[0016]在本申请的显示面板中，所述显示面板还包括：
[0017]设置于所述基板上的遮光层；
[0018]设置于所述遮光层上的缓冲层；
[0019]设置于所述缓冲层上且覆盖所述半导体层、所述栅极绝缘层和所述栅极的层间绝缘层；
[0020]设置于所述层间绝缘层上的源漏电极；以及
[0021]设置于所述层间绝缘层上且覆盖所述源漏电极的钝化层；
[0022]所述半导体层设置于所述缓冲层上，所述源漏电极通过所述层间绝缘层上的过孔与所述半导体层连接。
[0023]本申请提供一种薄膜晶体管制作方法，其包括：
[0024]在一衬底上制作半导体层；
[0025]在所述半导体层上制作与所述半导体层的位置对应的栅极绝缘层，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠近所述栅极设置的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数；
[0026]在所述栅极绝缘层上制作与所述半导体层的位置对应的栅极。
[0027]在本申请的薄膜晶体管制作方法中，所述在所述半导体层上制作与所述半导体层的位置对应的栅极绝缘层的步骤，包括：
[0028]采用氧化铪或氧化铝在所述半导体层上制作所述第一栅极绝缘层；
[0029]采用氧化硅在所述第一栅极绝缘层上制作所述第二栅极绝缘层。
[0030]本申请的有益效果是：本申请提供一种薄膜晶体管及其制作方法、显示面板，所述薄膜晶体管包括半导体层、与所述半导体层的位置对应设置的栅极、以及设置于所述半导体层和所述栅极之间的栅极绝缘层，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠近所述栅极设置的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。本申请通过设置双层结构的栅极绝缘层，且使第一栅极绝缘层的介电常数大于第二栅极绝缘层的介电常数，使得薄膜晶体管的导电流能力得到提升，相比于目前的薄膜晶体管，在相同尺寸和相同驱动条件下，本申请的薄膜晶体管中的半导体层内可以导通更大的电流，而在导通相同大小电流的条件下，本申请的薄膜晶体管可以实现更小尺寸的设计。
附图说明
[0031]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0032]图1是本申请实施例提供的包含薄膜晶体管的显示面板的第一种局部结构示意图。
[0033]图2是本申请实施例提供的包含薄膜晶体管的显示面板的第二种局部结构示意图。
[0034]图3是本申请实施例提供的薄膜晶体管制作方法制作半导体层后的结构示意图。
[0035]图4是本申请实施例提供的薄膜晶体管制作方法制作栅极后的第一种结构示意图。
[0036]图5是本申请实施例提供的薄膜晶体管制作方法制作栅极后的第二种结构示意图。
[0037]图6是本申请实施例提供的薄膜晶体管制作方法制作层间绝缘层后的结构示意图。
[0038]图7是本申请实施例提供的薄膜晶体管制作方法制作完成后的结构示意图。
具体实施方式
[0039]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0040]本申请实施例提供一种薄膜晶体管及其制作方法、显示面板，所述薄膜晶体管包括半导体层、与所述半导体层的位置对应设置的栅极、以及设置于所述半导体层和所述栅极之间的栅极绝缘层，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠近所述栅极设置的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。本申请实施例通过设置双层结构的栅极绝缘层，且使第一栅极绝缘层的介电常数大于第二栅极绝缘层的介电常数使得薄膜晶体管的导电流能力得到提升，相比于目前的薄膜晶体管，在相同尺寸和相同驱动条件下，本申请的薄膜晶体管中的半导体层内可以导通更大的电流，而在导通相同大小电流的条件下，本申请的薄膜晶体管可以实现更小尺寸的设计。
[0041]下面结合附图对本申请实施例提供的薄膜晶体管的结构特征和功能特征进行阐述。
[0042]请参阅图1，图1是本申请实施例提供的包含薄膜晶体管的显示面板的第一种局部结构示意图。所述薄膜晶体管包括半导体层104、与所述半导体层104的位置对应设置的栅极106、以及设置于所述半导体层104和所述栅极106之间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括半导体层、与所述半导体层的位置对应设置的栅极、以及设置于所述半导体层和所述栅极之间的栅极绝缘层；其中，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠近所述栅极设置的第二栅极绝缘层，所述第一栅极绝缘层的介电常数大于所述第二栅极绝缘层的介电常数。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层的介电常数大于4。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的介电常数大于9。4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度。5.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极绝层包括氧化铪或氧化铝，所述第二栅极绝缘层包括氧化硅。6.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层由氧化铪和氧化铝中的至少其中之一制作而成。7.一种显示面板，其特征在于，包括基板和设置在所述基板上的薄膜晶体管，其特征在于，所述薄膜晶体管包括：半导体层，设置在所述基板的表面上；栅极绝缘层，设置于所述半导体层上，所述栅极绝缘层包括靠近所述半导体层设置的第一栅极绝缘层和靠设置于所述第一栅极绝缘层上的第二栅极绝缘层，所述第一栅极绝缘层的介电常数...

【专利技术属性】
技术研发人员：赵舒宁，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：