主动元件基板制造技术

本发明专利技术公开一种主动元件基板，包括基板、第一半导体层、栅极绝缘层、第一栅极、第一源极、第一漏极以及遮蔽电极。第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。第一栅极位于栅极绝缘层上，且重叠于沟道区。第一源极电连接至第一重掺杂区。第一漏极电连接至第二重掺杂区。遮蔽电极在基板的法线方向上重叠于第二轻掺杂区。第二轻掺杂区。第二轻掺杂区。

【技术实现步骤摘要】
主动元件基板


[0001]本专利技术涉及一种主动元件基板。

技术介绍

[0002]一般而言，电子装置中都包含有许多的半导体元件。举例来说，显示装置中常包含有许多薄膜晶体管，这些薄膜晶体管利用在基板上沉积各种不同的薄膜(例如半导体、金属、介电层等)来形成。在显示装置中，薄膜晶体管可以设置于像素结构中，也可设置于驱动电路中。
[0003]随着科技的进步，各种制作工艺技术的临界尺寸(Critical size)逐渐缩小。为了制作出更小的薄膜晶体管，薄膜晶体管的不同电极之间的距离也逐渐缩小，这增加了不同电极之间的电场对薄膜晶体管的品质产生的负面影响。

技术实现思路

[0004]本专利技术提供一种主动(有源)元件基板，能改善主动元件出现热载流子效应的问题。
[0005]本专利技术的至少一实施例提供一种主动元件基板。主动元件基板包括基板、第一半导体层、栅极绝缘层、第一栅极、第一源极、第一漏极以及遮蔽电极。第一半导体层位于基板上，且包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。栅极绝缘层位于第一半导体层上。第一栅极位于栅极绝缘层上，且在基板的一法线方向上重叠于第一半导体层的沟道区。第一源极电连接至第一半导体层的第一重掺杂区。第一漏极电连接至第一半导体层的第二重掺杂区。第一主动元件包括第一半导体层、第一栅极、第一源极以及第一漏极。遮蔽电极在基板的法线方向上重叠于第一半导体层的第二轻掺杂区，其中遮蔽电极为浮置电极。
[0006]本专利技术的至少一实施例提供一种主动元件基板。主动元件基板包括基板、半导体图案、栅极绝缘层、第一导电层、第一介电层、遮蔽电极、第二介电层以及第二导电层。半导体图案位于基板上，且包括第一半导体层。第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区。栅极绝缘层形成于半导体图案上。第一导电层形成于栅极绝缘层上，且包括第一栅极。第一栅极在基板的法线方向上重叠于第一半导体层的沟道区。第一介电层形成于第一导电层以及栅极绝缘层上。遮蔽电极形成于第一介电层上，且在基板的法线方向上重叠于第一半导体层的第二轻掺杂区。第二介电层形成于第一介电层以及遮蔽电极上。第二导电层形成于第二介电层上，且包括第一源极以及第一漏极。第一源极电连接至第一半导体层的第一重掺杂区。第一漏极电连接至第一半导体层的第二重掺杂区。
[0007]基于上述，通过遮蔽电极的设置，第二重掺杂区与第一栅极之间的电场可以被遮蔽电极分散，由此能改善主动元件出现热载流子效应的问题。
附图说明
[0008]图1A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0009]图1B是图1A的线A
‑
A
’
的剖面示意图；
[0010]图2A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0011]图2B是图2A的线B
‑
B
’
的剖面示意图；
[0012]图2C是图2A的线C
‑
C
’
的剖面示意图；
[0013]图3A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0014]图3B是图3A的线D
‑
D
’
的剖面示意图；
[0015]图4A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0016]图4B是图4A的线E
‑
E
’
的剖面示意图；
[0017]图5A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0018]图5B是图5A的线F
‑
F
’
的剖面示意图；
[0019]图6A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0020]图6B是图6A的线G
‑
G
’
的剖面示意图；
[0021]图7A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0022]图7B是图7A的线H
‑
H
’
的剖面示意图；
[0023]图8A是本专利技术的一实施例的一种主动元件基板的上视示意图；
[0024]图8B是图8A的线I
‑
I
’
的剖面示意图。
[0025]符号说明
[0026]10、20、30、40、50、60、70、80:主动(有源)元件基板
[0027]100:基板
[0028]102:缓冲层
[0029]110:半导体图案
[0030]112、114:第一半导体层
[0031]112A、114A:第一重掺杂区
[0032]112B、114B:第一轻掺杂区
[0033]112C、114C:沟道区
[0034]112D、114D:第二轻掺杂区
[0035]112E、114E:第二重掺杂区
[0036]120:栅极绝缘层
[0037]130:第一导电层
[0038]132:第一栅极
[0039]134:第二栅极
[0040]140:第一介电层
[0041]150:辅助导电层
[0042]152、173:遮蔽电极
[0043]160:第二介电层
[0044]170:第二导电层
[0045]172:第一源极
[0046]172E:延伸部
[0047]174:第一漏极
[0048]176:第二源极
[0049]178:第二漏极
[0050]180:钝化层
[0051]A
‑
A
’
、B
‑
B
’
、C
‑
C
’
、D
‑
D
’
、E
‑
E
’
、F
‑
F
’
、G
‑
G
’
、H
‑
H
’
、I
‑
I
’
:线
[0052]C1:第一电容电极
[0053]C2:第二电容电极
[0054]C3:第三电容电极
[0055]D1、D1
’
:垂直距离
[0056]DL:数据线
[0057]HD1:水平间距
[0058]HD2:水平间距
[0059]ND:法线方向
[0060]O:开口
[0061]PE:电极
[0062]SL:扫描线
[0063]t1、t2、t3:厚度
[0064]T1:第一主动元件
[0065]T2:第二主动元件
[0066]VL:信号线
[0067]TH1、TH2、TH3、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主动元件基板，包括：基板；第一半导体层，位于该基板上，且包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区；栅极绝缘层，位于该第一半导体层上；第一栅极，位于该栅极绝缘层上，且在该基板的法线方向上重叠于该第一半导体层的该沟道区；第一源极，电连接至该第一半导体层的该第一重掺杂区；第一漏极，电连接至该第一半导体层的该第二重掺杂区，其中第一主动元件包括该第一半导体层、该第一栅极、该第一源极以及该第一漏极；以及遮蔽电极，在该基板的该法线方向上重叠于该第一半导体层的该第二轻掺杂区，其中该遮蔽电极为浮置电极。2.如权利要求1所述的主动元件基板，其中该遮蔽电极在该基板的该法线方向上完全覆盖该第二轻掺杂区。3.如权利要求1所述的主动元件基板，还包括：第一介电层，形成于该第一栅极以及该栅极绝缘层上，其中该遮蔽电极形成于该第一介电层上；以及第二介电层，形成于该第一介电层以及该遮蔽电极上，且该第一源极以及该第一漏极形成于该第二介电层上。4.如权利要求3所述的主动元件基板，其中该遮蔽电极与该第一半导体层的该第二轻掺杂区之间的垂直距离为100纳米至450纳米。5.如权利要求1所述的主动元件基板，还包括：第一介电层，形成于该第一栅极以及该栅极绝缘层上；以及第二介电层，形成于该第一介电层上，其中该遮蔽电极形成于该第二介电层上。6.如权利要求5所述的主动元件基板，其中该第一源极、该第一漏极以及该遮蔽电极属于相同导电层，且该遮蔽电极分离于该第一源极以及该第一漏极。7.如权利要求5所述的主动元件基板，其中该遮蔽电极与该第一半导体层的该第二轻掺杂区之间的垂直距离为100纳米至1000纳米。8.如权利要求1所述的主动元件基板，其中至少部分该第一栅极位于该遮蔽电极与该第一半导体层之间。9.如权利要求1所述的主动元件基板，其中该遮蔽电极在该基板的该法线方向上重叠于该第一半导体层的该第一轻掺杂区以及该第一半导体层的该第二轻掺杂区。10.如权利要求1所述的主动元件基板，其中该遮蔽电极的材料不同于该第一源极以及该第一漏极的材料。11.一种主动元件基板，包括：基板；半导体图案，位于该基板上，且包括第一半导体层，该第一半导体层包括依序连接的第一重掺杂区、第一轻掺杂区、沟道区、第二轻掺杂区以及第二重掺杂区；栅极绝缘层，形成于该半导体图案...

【专利技术属性】
技术研发人员：廖柏咏，何毅达，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：