一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构制造技术

本发明专利技术提供了一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，涉及半导体技术领域，本发明专利技术利用点缺陷周期性掺杂提升电流开关比，降低延迟时间和功耗延迟积等性能的场效应晶体管器件结构；该结构分别通过引入Se(S)取代缺陷和锡空位缺陷实现对SnS2的n型和p型缺陷，改善材料的电学性能。在此基础上，使用点缺陷掺杂后的Sn4S

【技术实现步骤摘要】
一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构


[0001]本专利技术涉及半导体
，尤其涉及一种利用点缺陷周期性掺杂提升电流开关比，降低延迟时间和功耗延迟积等性能的场效应晶体管器件结构，具体是一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构。

技术介绍

[0002]未来十年集成电路工业急需将场效应晶体管的沟道尺度下降到低于7nm。然而，传统的硅基场效应晶体管由于受到短沟道效应影响，存在严重的漏电电流和不必要的能量损耗，因此其尺度已经达到了物理极限。为了解决上述问题，人们急需寻找新型材料以替代硅成为下一代的沟道材料。二维半导体因其原子级均匀的厚度、优异的电学性质栅极调控能力和表面没有悬挂键的特点，吸引了人们广泛的研究兴趣。为此，人们纷纷研究了基于数种二维材料的场效应晶体管器件，诸如二维硅烯、MoS2、黑磷、InSe和Bi2O2Se。
[0003]近年来，人们使用机械剥离和化学气相沉积的方法成功制备出原子级厚度的二维SnS2。大尺寸均匀性好的二维SnS2的可控制备已经实现。在此基础上，人们通过实验方法成功地构建出基于SnS2的高性能场效应晶体管。横向尺度为410μm的SnS2场效应晶体管呈现出超高的电流开关比，达到约108，远高于已研究的黑磷、Bi2O2Se、碲烯和其他多种二维材料制成的场效应晶体管。然而，当将沟道尺寸降到低于10nm甚至更短时，SnS2的场效应晶体管就不能继续维持卓越的器件性能，因而无法达到国际半导体技术路线在2018年提出的高性能和低能耗场效应晶体管在2028年应达到的技术指标。/>[0004]在使用SnS2作为场效应晶体管的沟道材料，减小沟道长度的同时提高器件的性能并降低能耗是本领域技术人员期望克服的。

技术实现思路

[0005]本专利技术针对现有技术中存在的问题，本专利技术提供一种高电流开关比、低延迟时间和亚阈值摆幅等兼具高性能和低功耗的晶体管器件结构，解决现有技术中受短沟道效应以及半导体材料本征电学性质限制无法达到2028年国际半导体技术蓝图对场效应晶体管高性能和低功耗目标要求的问题。
[0006]本专利技术是这样实现的：
[0007]一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，所述的结构包括源极、漏极以及源极、漏极之间的沟道区；所述的沟道区包括中间层的沟道材料，所述的沟道材料上侧依次设置顶栅、顶电极，所述的沟道材料下侧依次设置底栅、底电极，所述的沟道材料为Sn4S
7Se
沟道材料；所述的Sn4S
7Se
沟道材料为在每4个SnS2晶胞中用一个硒原子取代掺杂一个硫原子，形成n型掺杂的Sn4S
7Se
晶胞。所述的一个硒原子取代掺杂一个硫原子即利用Se(S)取代缺陷的掺杂引入破坏了SnS2本征晶格结构，导致中间层的沟道材料带隙减少，与此同时还注入大量电子，电子的垂直肖特基势垒相比空穴降低的程度更大，电子由导带底跃迁至价带顶，最终实现n型掺杂。
[0008]进一步，在n型场效应晶体管器件中，源极、漏极和沟道区的材料均为单层Sn4S
7Se
；源极、漏极的电子浓度为1.0
×
10
18
‑
5.0
×
10
22
e/cm3；在沟道区中，分别在Sn4S
7Se
沟道材料的上下表面覆盖以BN为材料的介电层，形成双栅极结构；分别在上下表面的介电层上设置金属门电压，通过双门压调控场效应晶体管器件沟道区域的载流子类型和浓度。
[0009]本专利技术的一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，所述的沟道材料为Sn5S8沟道材料，所述的Sn5S8沟道材料在每4个SnS2晶胞中掺入一个锡原子，形成p型掺杂的Sn5S8晶胞。锡原子填隙缺陷的引入破坏了SnS2本征晶格结构，导致材料带隙减小，与此同时还注入大量空穴，空穴的垂直肖特基势垒相比电子降低程度更大，空穴能更容易地由价带顶跃迁至导带底，最终实现p型掺杂。
[0010]进一步，在p型场效应晶体管器件中，源极、漏极和沟道区域的材料均为Sn5S8沟道材料；源极、漏极的空穴浓度为1.0
×
10
18
‑
5.0
×
10
22
e/cm3；在沟道区中，分别在Sn5S8沟道材料的上下表面覆盖以HfO2为材料的介电层，形成双栅极结构；分别在上下表面的介电层上设置金属门电压，通过双门压调控场效应晶体管器件沟道区域的载流子类型和浓度。
[0011]进一步，所述上下表面的顶栅、底栅的厚度为4
‑
100nm，顶电极、底电极共同构成门电极，各自的厚度为4
‑
100nm；在p型场效应晶体管中顶栅由HfO2构成，在n型场效应晶体管中顶栅由BN构成；在p型场效应晶体管中底栅由HfO2构成，在n型场效应晶体管中底栅由BN。
[0012]进一步，所述点缺陷的类型决定所述SnS2的电学性质，进而影响场效应晶体管的器件性能。所述取代缺陷的取代位置决定SnS2的掺杂类型，取代原子种类决定掺杂程度，进而影响场效应晶体管的器件性能。
[0013]本专利技术与现有技术相比的有益效果在于：
[0014]本专利技术提供的特定点缺陷周期性掺杂的场效应晶体管器件结构，分别通过引入Se(S)取代缺陷和锡空位缺陷实现对SnS2的n型和p型缺陷，改善材料的电学性能。在此基础上，使用点缺陷掺杂后的Sn4S
7Se
和Sn5S8分别作为沟道材料构建双栅极n型和p型场效应晶体管，通过可控地调节沟道区域的载流子类型和浓度，提高门电压对器件电流的调控能力，降低延迟时间和亚阈值摆幅，使器件各项性能指标达到2028年半导体技术路线对场效应晶体管高性能和低能耗的技术要求。
附图说明
[0015]图1为本专利技术实施例中4个SnS2重复单元，即Sn4S8晶胞的顶视图和侧视图；
[0016]图2为每个Sn4S8晶胞中的一个硫原子被硒原子取代掺杂的Sn4S
7Se
的顶视图和侧视图；
[0017]图3为每个Sn4S8晶胞中掺杂一个锡填隙缺陷的Sn5S8的顶视图和侧视图；
[0018]图4为本专利技术实施例一中提供的一种以引入点缺陷前的Sn4S8为沟道材料的双栅极晶体管结构示意图；
[0019]图5为本专利技术实施例二中提供的一种以引入特定取代缺陷后的Sn4S
7Se
为沟道材料的双栅极n型场效应晶体管结构示意图；
[0020]图6为本专利技术实施例三中提供的一种以引入特定填隙缺陷后的Sn5S8为沟道材料的双栅极p型窗效应晶体管结构示意图；
[0021]图7为本专利技术实施例一～三中，对比被不同类型点缺陷、不同掺杂位置和不同掺杂
晶胞。该场效应晶体管的沟道区域全部由Sn5S8构成，整个器件结构与实施例一相同。
[0033]如表1所示，表1为本专利技术实施例一～三中，对比被不同类型点缺陷、不同掺杂位置和不同掺杂原子掺杂前本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，其特征在于，所述的结构包括源极(1)、漏极(2)以及源极(1)、漏极(2)之间的沟道区(3)；所述的沟道区(3)包括中间层的沟道材料，所述的沟道材料上侧依次设置顶栅(5)、顶电极(7)，所述的沟道材料下侧依次设置底栅(6)、底电极(8)，所述的沟道材料为Sn4S
7Se
沟道材料(9)；所述的Sn4S
7Se
沟道材料(9)为在每4个SnS2晶胞中用一个硒原子取代掺杂一个硫原子，形成n型掺杂的Sn4S
7Se
晶胞。2.根据权利要求1所述的一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，其特征在于，在n型场效应晶体管器件中，源极、漏极和沟道区(3)的材料均为单层Sn4S
7Se
；源极、漏极的电子浓度为1.0
×
10
18
‑
5.0
×
10
22
e/cm3；在沟道区(3)中，分别在Sn4S
7Se
沟道材料(9)的上下表面覆盖以BN为材料的介电层，形成双栅极结构；分别在上下表面的介电层上设置金属门电压，通过双门压调控场效应晶体管器件沟道区域的载流子类型和浓度。3.根据权利要求1所述的一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，其特征在于，所述的一个硒原子取代掺杂一个硫原子即利用Se(S)取代缺陷的掺杂引入破坏了SnS2本征晶格结构，导致中间层的沟道材料带隙减少，与此同时还注入大量电子，电子的垂直肖特基势垒相比空穴降低的程度更大，电子由导带底跃迁至价带顶，最终实现n型掺杂。4.一种如权利...

【专利技术属性】
技术研发人员：贺园园，赵健伟，程娜，
申请(专利权)人：嘉兴学院，
类型：发明
国别省市：