System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及显示面板的驱动,具体涉及一种goa电路和显示面板。
技术介绍
1、阵列基板行驱动(gate driver on array,简称goa),也就是利用现有薄膜晶体管显示器阵列制程将栅极(gate)行扫描驱动信号电路制作在阵列基板上,实现对栅极逐行扫描的驱动方式。
2、现有的goa电路为了确保显示的正常,往往在goa电路中设置防负漂单元,使得其需要的tft(thin film transistor,薄膜晶体管)和ck相对较多,导致显示面板的border(边框)较宽。如果goa电路不设置防负漂单元,虽然tft的数量少,ck数量少,border较窄,但是对器件要求较高,其生命周期内vth必须正漂,稳定性较差,影响产品使用时间。
3、随着人们对显示器越来越窄边框的视觉需求,如何减少goa电路所占边框空间,使显示面板做到更窄边框或无边框设计的同时,保障信号的稳定输出是亟需解决的问题。
技术实现思路
1、本申请实施例提供一种goa电路,能够减少goa电路所占边框空间的同时,保障信号的稳定输出。
2、本申请实施例提供一种goa电路,包括多个级联的goa单元,第n级goa单元包括:
3、上拉模块,所述上拉模块的输入端与第一高电压端连接,以接收第一高电源;所述上拉模块的输出端与第级扫描线连接,以输出第n级扫描信号;所述上拉模块的控制端与第一节点连接;
4、下拉模块,所述下拉模块的输出端与所述上拉模块的输出端连接,所述下拉模块的控制端
5、下拉维持模块,所述下拉维持模块的输出端与第一节点连接,所述下拉维持模块的输入端与第二高电压端连接,以接收第二高电源;所述下拉维持模块的控制端与第一时钟信号端连接,以接收第一时钟信号连接,所述第二高电源大于所述第一高电源;
6、反相器,所述反相器的第一控制端与所述第一时钟信号端连接,以接收所述第一时钟信号;所述反相器的第二控制端与第二时钟信号端连接,以接收第二时钟信号,所述第二时钟信号与所述第一时钟信号反相,所述反相器的第一输入端与第一公共端连接,以接收第一公共电压;所述反相器的第二输入端与第二低电压端连接,以接收第二低电源;所述第二低电源小于所述第一低电源;所述反相器的第一输出端和第二输出端分别与所述第一节点和所述第二节点连接,以对所述第一节点和所述第二节点的电位进行控制;
7、其中,所述第一时钟信号和所述第二时钟信号的高电平大于所述第二高电源,所述第一时钟信号和所述第二时钟信号的低电平小于所述第二低电源。
8、第二方面,本申请还提供一种显示面板,包括如第一方面所述的goa电路。
9、本申请实施例提供的goa电路多个级联的goa单元,第n级goa单元包括上拉模块、下拉模块、下拉维持模块和反相器,上拉模块的输入端连接第一高电源,下拉模块的输出端连接第一低电源,下拉维持模块的第一、第二输入端分别连接第二高电源和第一时钟信号,反相器的第一至第三输入端分别连接第一时钟信号、第二时钟信号和第二低电源,第一时钟信号和第二时钟信号反相,第二高电源大于第一高电源,第二低电源小于所述第一低电源,第一时钟信号和第二时钟信号的高电平大于第二高电源,第一时钟信号和第二时钟信号的低电平小于第二低电源,本申请通过第一、第二高电源之间的压差,第一、第二低电源之间的压差可以更好的关闭goa单元中的晶体管,无需设计防负漂单元,减少tft的数量,进而有利于实现窄边框(border)或无边框的设计。另外通过双低电源vgl和双高电源vgh的设计,实现信号的高稳定性输出。
本文档来自技高网...【技术保护点】
1.一种GOA电路,其特征在于,包括多个级联的GOA单元,第n级GOA单元包括:
2.根据权利要求1所述的GOA电路,其特征在于,所述上拉模块(10)包括沟道类型为P型的第一晶体管(T21),所述第一晶体管(T21)的源极为所述上拉模块(10)的输入端,所述第一晶体管(T21)的栅极为所述上拉模块(10)的控制端,所述第一晶体管(T21)的漏极为所述上拉模块(10)的输出端。
3.根据权利要求2所述的GOA电路,其特征在于,所述第n级GOA单元还包括:
4.根据权利要求3所述的GOA电路,其特征在于,所述上拉控制模块(20)包括:沟道类型为N型的第二晶体管(T11);
5.根据权利要求4所述的GOA电路,其特征在于,所述下拉维持模块(40)包括:沟道类型为P型的第三晶体管(T42)、沟道类型为N型的第四晶体管(T43)和第五晶体管(T45);
6.根据权利要求5所述的GOA电路,其特征在于,所述反相器(60)包括:沟道类型为N型的第六晶体管(T51)、第七晶体管(T52)、第八晶体管(T53)和第九晶体管(T41);
...【技术特征摘要】
1.一种goa电路,其特征在于,包括多个级联的goa单元,第n级goa单元包括:
2.根据权利要求1所述的goa电路,其特征在于,所述上拉模块(10)包括沟道类型为p型的第一晶体管(t21),所述第一晶体管(t21)的源极为所述上拉模块(10)的输入端,所述第一晶体管(t21)的栅极为所述上拉模块(10)的控制端,所述第一晶体管(t21)的漏极为所述上拉模块(10)的输出端。
3.根据权利要求2所述的goa电路,其特征在于,所述第n级goa单元还包括:
4.根据权利要求3所述的goa电路,其特征在于,所述上拉控制模块(20)包括:沟道类型为n型的第二晶体管(t11);
5.根据权利要求4所述的goa电路,其特征在于...
【专利技术属性】
技术研发人员:李广耀,
申请(专利权)人:深圳市华星光电半导体显示技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。