【技术实现步骤摘要】
三维存储器及其制备方法、电子设备
[0001]本申请属于半导体
,具体涉及三维存储器及其制备方法、电子设备。
技术介绍
[0002]由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品,在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。但随着三维存储器的存储结构层数的持续增加,存储密度和互连密度持续增加,制备的存储结构中的各结构之间的精确对准和覆盖(overlay)控制变的十分越来越难,由于难以对准和覆盖所带来的电路短路、质量隐患及产量损失一直难以解决。
技术实现思路
[0003]鉴于此,本申请第一方面提供了一种三维存储器,包括:
[0004]衬底;
[0005]电连接层,设于所述衬底的一侧;
[0006]台阶结构,包括第一子台阶结构和第二子台阶结构,所述第一子台阶结构和所述第二子台阶结构分别设于所述电连接层的两侧,且所述第一子台阶结构连接所述衬底,第一子台阶结构与第二子台阶结构靠近所述电连接层一侧的尺寸大于背离所述电连接层一侧的尺寸;
[0007]第一沟道结构,贯穿所述第一子台阶结构,所述第一沟道层的一端连接所述电连接层,另一端连接所述衬底;
[0008]第二沟道结构,贯穿所述第二子台阶结构,所述第二沟道结构连接所述电连接层。
[0009]本申请第一方面提供的一种三维存储器,电连接层设于衬底的一侧,第一子台阶结构连接衬底,第一子台阶结构和第二子台阶结构分别设于电连接层的两侧的同时,第一子台阶结构与第二 ...
【技术保护点】
【技术特征摘要】
1.一种三维存储器,其特征在于,包括:衬底;电连接层,设于所述衬底的一侧;台阶结构,包括第一子台阶结构和第二子台阶结构,所述第一子台阶结构和所述第二子台阶结构分别设于所述电连接层的两侧,且所述第一子台阶结构连接所述衬底,所述第一子台阶结构和所述第二子台阶结构靠近所述电连接层一侧的尺寸大于背离所述电连接层一侧的尺寸;第一沟道结构,贯穿所述第一子台阶结构,所述第一沟道层的一端连接所述电连接层,另一端连接所述衬底;第二沟道结构,贯穿所述第二子台阶结构,所述第二沟道结构连接所述电连接层。2.如权利要求1所述的三维存储器,其特征在于,所述第一子台阶结构和所述第二子台阶结构均包括多个堆叠对,所述多个堆叠对的长度从靠近所述电连接层到远离所述电连接层的方向上依次减小。3.如权利要求1所述的三维存储器,其特征在于,所述第一沟道结构在所述电连接层上的正投影与所述第二沟道结构在所述电连接层上的正投影至少部分重叠或间隔设置。4.如权利要求1所述的三维存储器,其特征在于,所述第一沟道结构的开口尺寸从远离所述电连接层到靠近所述电连接层的方向上逐渐增大,所述第二沟道结构的开口尺寸从远离所述电连接层到靠近所述电连接层的方向上逐渐减小。5.如权利要求1所述的三维存储器,其特征在于,所述电连接层在水平方向上凸出所述台阶结构。6.如权利要求1所述的三维存储器,其特征在于,所述三维存储器还包括第一栅缝结构和第二栅缝结构,所述第一栅缝结构贯穿所述第一子台阶结构,并连接所述电连接层,所述第二栅缝结构贯穿所述第二子台阶结构,并连接所述电连接层。7.如权利要求1所述的三维存储器,其特征在于,所述三维存储器还包括第一平坦层、第二平坦层、多个第一接触件、多个第二接触件、多个第一连接件、及多个第二连接件;所述第一子台阶结构包括第一台阶区和第一存储区,所述第二子台阶结构包括第二台阶区和第二存储区,所述第一平坦层覆盖所述第一子台阶结构,所述第二平坦层覆盖所述第二子台阶结构,所述多个第一接触件贯穿所述第一平坦层并连接所述第一台阶区,所述多个第二接触件贯穿所述第二平坦层并连接所述第二台阶区,所述第一连接件贯穿所述第一平坦层并连接所述第一沟道结构,所述第二连接件贯穿所述第二平坦层并连接所述第二沟道结构。8.如权利要求7所述的三维存储器,其特征在于,所述三维存储器还包括第一插塞和第二插塞,所述第一插塞设于所述第一沟道结构远离所述电连接层的一侧并连接所述第一连接件,所述第二插塞设于所述第二沟道结构远离所述电连接层的一侧并连接所述第二连接件。9.如权利要求1所述的三维存储器,其特征在于,所述第一沟道结构包括第一子沟道结构和第二子沟道结构,所述第一子沟道结构相较于所述第二子沟道结构靠近所述电连接层,所述第一子沟道结构连接所述电连接层,所述第二子沟道结构凸出于所述衬...
【专利技术属性】
技术研发人员:杨永刚,
申请(专利权)人:长江存储科技有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。