一种存储器件的制造方法技术

本申请提供一种存储器件的制造方法，在台阶结构和介质结构之间构成的凹槽内首先形成预设厚度的第一介质层，第一介质层中形成有填充缝隙，之后在凹槽内填充第二介质层，第二介质层位于所述填充缝隙内，以填充缝隙内的第二介质层为掩蔽，刻蚀部分厚度的第一介质层，扩大填充缝隙，最后去除第二介质层，在扩大后的填充缝隙内继续形成第一介质层，当凹槽底部的第一介质层的厚度之和大于或等于凹槽深度时，即当凹槽内没有填充缝隙形成时，结束上述步骤，能够实现在凹槽内填充介质材料时，降低产生填充空洞或缝隙的概率，提高存储器件的性能。能。能。

【技术实现步骤摘要】
一种存储器件的制造方法


[0001]本专利技术涉及半导体领域，特别涉及一种存储器件的制造方法。

技术介绍

[0002]当前，存储器件是具有功耗低、读写速度快且容量大的非易失存储产品，在电子产品中得到了广泛的应用。
[0003]在存储器件结构中，采用垂直堆叠多层栅极及栅极间绝缘层的方式，堆叠层所在的衬底区域为存储区，衬底区域还包括外围区域，外围区域具有介质结构，存储区具有存储结构和台阶结构，存储结构用于形成存储单元，每一层栅极作为每一层存储单元的栅线，进而，将栅极通过台阶上的接触引出，从而实现堆叠式的存储器件。
[0004]在存储器件的制造过程中，在形成台阶结构之后，台阶结构和介质结构之间构成凹槽，在凹槽内填充介质材料，即在台阶结构上填充介质材料层，介质材料层的形成工艺通常采用等离子体增强正硅酸乙酯淀积二氧化硅PETEOS工艺，但是利用这种工艺在凹槽内填充介质材料时，会导致填充空洞或缝隙，进而影响后续形成接触的工艺，降低存储器件的性能。

技术实现思路

[0005]有鉴于此，本申请的目的在于提供一种存储器件的制造方法，在凹槽内填充介质材料时，降低产生填充空洞或缝隙的概率，提高存储器件的性能。
[0006]本申请实施例提供一种存储器件的制造方法，所述存储器件具有衬底，所述衬底具有存储区和外围区域，所述存储区具有台阶结构，所述外围区域具有介质结构；所述台阶结构的高度在朝向所述介质结构的方向上逐渐降低，使所述台阶结构和所述介质结构之间构成凹槽，所述方法包括：
[0007]在所述凹槽中与凹槽共形形成预设厚度的第一介质层，所述预设厚度小于所述凹槽的深度；
[0008]在所述凹槽中填充第二介质层；
[0009]以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层；
[0010]返回执行所述在所述凹槽中与凹槽共形形成预设厚度的第一介质层的步骤，直至所述凹槽底部的第一介质层的厚度之和大于或等于所述凹槽深度。
[0011]可选地，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：
[0012]利用湿法刻蚀所述部分厚度的第一介质层，去除所述第二介质层。
[0013]可选地，在利用湿法刻蚀部分厚度的第一介质层之前，还包括：
[0014]对第一介质层和第二介质层进行热处理，以形成所述第一介质层和所述第二介质层之间的空隙。
[0015]可选地，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二
介质层包括：
[0016]利用干法刻蚀工艺，对所述第一介质层和所述第二介质层进行刻蚀，以刻蚀所述部分厚度的第一介质层，以及去除所述第二介质层。
[0017]可选地，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：
[0018]利用干法刻蚀工艺，对所述第一介质层和所述第二介质层进行刻蚀，以刻蚀所述部分厚度的第一介质层和部分厚度的第二介质层；
[0019]去除干法刻蚀后剩余的第二介质层。
[0020]可选地，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：
[0021]去除所述凹槽之外的第一介质层和部分厚度的第二介质层；
[0022]去除剩余的第二介质层；
[0023]对所述凹槽中的第一介质层进行刻蚀。
[0024]可选地，在所述凹槽中与凹槽共形形成预设厚度的第一介质层之前，还包括：
[0025]形成刻蚀停止层；
[0026]所述去除凹槽之外的第一介质层和部分厚度的第二介质层包括：
[0027]利用机械研磨去除所述凹槽之外的第一介质层和部分厚度的第二介质层或在干法刻蚀后利用机械研磨去除所述凹槽之外的第一介质层和部分厚度的第二介质层，直至刻蚀停止层为止。
[0028]可选地，所述刻蚀停止层为氮化硅层。
[0029]可选地，所述第一介质层为氧化硅层，所述第二介质层为碳膜。
[0030]可选地，所述在所述凹槽中与凹槽共形形成预设厚度的第一介质层包括：
[0031]利用等离子体增强正硅酸乙酯淀积二氧化硅PETEOS工艺在所述凹槽中沉积预设厚度的第一介质层。
[0032]可选地，所述存储器件为3D NAND。
[0033]本申请实施例提供了一种存储器件的制造方法，在台阶结构和介质结构之间构成的凹槽内首先与凹槽共形形成预设厚度的第一介质层，第一介质层中形成有填充缝隙，之后在凹槽内填充第二介质层，第二介质层位于所述填充缝隙内，以填充缝隙内的第二介质层为掩蔽，刻蚀部分厚度的第一介质层，扩大填充缝隙，最后去除第二介质层，在扩大后的填充缝隙内继续与凹槽共形形成第一介质层，当凹槽底部的第一介质层的厚度之和大于或等于凹槽深度时，即当凹槽内没有填充缝隙形成时，结束上述步骤。由此可见，本申请中通过首先在第一介质层中形成填充缝隙，利用填充缝隙中的第二介质层为掩蔽刻蚀第一介质层，扩大填充缝隙，继续在扩大后的填充缝隙中形成第一介质层，直到在凹槽内没有填充缝隙产生，结束形成第一介质层的步骤，能够实现在凹槽内填充介质材料时，降低产生填充空洞或缝隙的概率，提高存储器件的性能。
附图说明
[0034]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请
Insulator)等。在其他实施例中，所述半导体衬底还可以包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe衬底等，还可以为其他外延结构，例如SGOI(绝缘体上硅锗)等。在本实施例中，衬底100为体硅衬底。
[0046]在本申请的实施例中，在衬底100的存储区110上可以形成栅极层和绝缘层交替堆叠的堆叠层，堆叠层包括核心存储区和台阶区，核心存储区通常在堆叠层的中部区域，用于形成存储单元串，台阶区通常在核心存储区的四周，台阶区的堆叠层用于形成台阶结构200，以便之后利用台阶结构形成栅极层的接触(Contact)，图2中仅示出了位于核心存储区一侧的台阶区。
[0047]存储单元串具有存储功能，堆叠层的层数由形成的3D NAND存储器的存储单元的层数确定。堆叠层的层数越多，形成的存储单元串中的包含的存储单元就越多，器件的集成度越高。
[0048]台阶结构200可以为沿衬底所在平面内一个方向依次递增的单台阶结构，单台阶结构可以通过交替的光刻胶的修剪(Trim)及堆叠层刻蚀工艺来形成。台阶结构也可以为分区台阶(Staircase Divide Scheme，SDS)，分区台阶在沿衬底所在平面内两个正交的方向上都形成有台阶，分区台阶可以具有不同的分区，例如3分区、4分区或者更多分区等，例如可以采用不同的分区板，通过在两个正交方向上光刻胶的多次修剪，每一次修剪后紧跟一次堆叠层的刻蚀，从而形成分区台阶。
[0049]在本申请的实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的制造方法，其特征在于，所述存储器件具有衬底，所述衬底具有存储区和外围区域，所述存储区具有台阶结构，所述外围区域具有介质结构；所述台阶结构的高度在朝向所述介质结构的方向上逐渐降低，使所述台阶结构和所述介质结构之间构成凹槽，所述方法包括：在所述凹槽中与凹槽共形形成预设厚度的第一介质层，所述预设厚度小于所述凹槽的深度；在所述凹槽中填充第二介质层；以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层；返回执行所述在所述凹槽中与凹槽共形形成预设厚度的第一介质层的步骤，直至所述凹槽底部的第一介质层的厚度之和大于或等于所述凹槽深度。2.根据权利要求1所述的制造方法，其特征在于，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：利用湿法刻蚀所述部分厚度的第一介质层，去除所述第二介质层。3.根据权利要求2所述的制造方法，其特征在于，在利用湿法刻蚀部分厚度的第一介质层之前，还包括：对第一介质层和第二介质层进行热处理，以形成所述第一介质层和所述第二介质层之间的空隙。4.根据权利要求1所述的制造方法，其特征在于，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：利用干法刻蚀工艺，对所述第一介质层和所述第二介质层进行刻蚀，以刻蚀所述部分厚度的第一介质层，以及去除所述第二介质层。5.根据权利要求1所述的制造方法，其特征在于，所述以所述第二介质层为掩蔽，刻蚀部分厚度的第一介质层，并去除第二介质层包括：利用干法刻蚀工...

【专利技术属性】
技术研发人员：罗兴安，涂飞飞，王新胜，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：