三维存储结构制造技术

本申请提供了一种三维存储结构。该三维存储结构包括：衬底，包括第一功能区；第一导电结构，设置于所述衬底上并与所述第一功能区电连接，用于实现所述三维存储结构的使用功能；第一垂直互连通道，电连接地设置于所述第一导电结构上；第二垂直互连通道，与所述第一垂直互连通道在电化学反应中具有相同的电位。连通道在电化学反应中具有相同的电位。连通道在电化学反应中具有相同的电位。

【技术实现步骤摘要】
三维存储结构


[0001]本申请涉及半导体领域，更具体的，涉及一种三维存储结构。

技术介绍

[0002]人们追求存储量更大、存储密度更大的存储器，因此发展出了三 维存储器。三维存储器通常包括三维存储结构(堆叠的存储单元)以 及用于控制存储单元的外围电路。为了进一步提高存储单元的占比， 降低外围电路的占比，可采用X
‑
stacking技术，将外围电路键合在堆 叠的存储单元之上。
[0003]在X
‑
stacking技术中，需要将包括外围电路的上晶圆和包括三维 存储结构的下晶圆键合在一起。三维存储结构的顶层包括垂直互连通 道(VIA)，外围电路的底层也包括垂直互连通道。继而三维存储结构 和外围电路通过垂直互连通道之间的键合实现电连接。因此VIA的性 能非常重要。
[0004]在三维存储结构中，垂直互连通道可通过导电结构而连接到衬底。 示例性地，第一垂直导电通道可通过一个导电结构电连接至P阱区， 第二垂直互连通道可通过另一个导电结构电连接至N阱区。虚拟垂直 互连通道可以处于不与其他结构电连接的浮置状态。由于在一些区域 中的许多VIA可以处于不同的环境，因此在对三维存储结构进行机械 化学抛光、键合时等离子体处理、利用去离子水清洗等处理时，一些 VIA的电位较低，继而作为负极被在电化学反应过程中腐蚀。例如第 一垂直互连通道可能被电化学腐蚀。
[0005]参考图1，被腐蚀的VIA可能损失较多的导电材料形成例如坑洞， 而被腐蚀掉的导电材料或三维存储结构所接触的外部物质又可能沉积 在其他位置。这样的三维存储器可能出现键合连接异常、产品不良或 使用可靠性等问题。

技术实现思路

[0006]本申请的实施例提供了一种三维存储结构，该三维存储结构包括： 衬底，包括第一功能区和保护区，所述第一功能区的导电性能和所述 保护区的导电性能相同；第一导电通路，设置于所述衬底上且其顶面 暴露于所述三维存储结构的表面，所述第一导电通路与所述第一功能 区电连接；以及第二导电通路，设置于所述衬底上且其顶面暴露于所 述三维存储结构的表面，所述第二导电通路与所述保护区电连接。
[0007]在一个实施方式中，所述第一导电通路包括：第一导电结构，设 置于所述衬底上；第一垂直互连通道，设置于所述第一导电结构上并 通过所述第一导电结构与所述第一功能区电连接；所述第二导电通路 包括：第二导电结构，设置于所述衬底上；以及第二垂直互连通道， 设置于所述第二导电结构上并通过所述第二导电结构与所述保护区电 连接；其中，多个所述第二垂直互连通道被设置为围绕多个所述第一 垂直互连通道。
[0008]在一个实施方式中，所述第一导电结构包括：在背离所述衬底的 方向上依次设置的第一导电通道、下层触点、下层互连、上层触点和 上层互连；以及其中，至少两个所述第一垂直互连通道电连接至同一 个所述第一互连结构的上层互连。
[0009]在一个实施方式中，所述衬底还包括第二功能区，所述第二功能 区的电性能与所述第一功能区的电性能不同；所述三维存储结构还包 括：第三导电结构，设置于所述衬底上并与所述第二功能区电连接； 以及第三垂直互连通道，设置于所述第三导电结构上并与所述第三导 电结构电连接，其中，所述多个第二垂直互连通道位于所述多个第一 垂直互连通道和所述第三垂直互连通道之间。
[0010]在一个实施方式中，所述第一垂直互连通道的顶面的直径在 500nm至2000nm之间。
[0011]在一个实施方式中，所述第一垂直互连通道的材料包括铜。
[0012]在一个实施方式中，所述第一功能区包括P阱区；所述第一导电 结构与所述P阱区电连接。
[0013]在一个实施方式中，三维存储结构还包括：设置于所述第一垂直 互连通道和所述第一导电结构之间、并与所述第一垂直互连通道和所 述第一导电结构分别电连接的贯穿硅触点。
[0014]本申请实施例提供的三维存储结构，设置有与第一垂直互连通道 类似的第二垂直互连通道，实际上两个垂直互连通道的整体顶面面积 比第一垂直互连通道的顶面面积大，且在设置位置上第二垂直互连通 道可设置的更靠近外侧。通过由第二垂直互连通道分担电化学反应的 腐蚀量，以保证用于实现三维存储结构的预设功能的第一垂直互连通 道的可靠性。
[0015]此外，通过增大了与同一个导电结构电连接的至少一个第一垂直 互连通道的整体顶面面积，具体体现为通过增大了与同一个导电结构 电连接的至少一个第一垂直互连通道的整体顶面占第一区域的比例， 至少使得第一垂直互连通道在电化学腐蚀发生后所残留的部分增大。 尤其是避免了第一垂直互连通道出现大量大尺寸的凹坑，进而保证键 合的稳定并确保实现电连接。
附图说明
[0016]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述， 本申请的其它特征、目的和优点将会变得更明显：
[0017]图1是
技术介绍
的三维存储结构的顶面照片；
[0018]图2是根据本申请对比例的三维存储结构的适应性俯视图；
[0019]图3是根据本申请实施方式的三维存储结构的示意性俯视图；
[0020]图4是图3中A
‑
A处的示意性剖视图；
[0021]图5是根据本申请另一实施方式的三维存储结构的示意性结构图；
[0022]图6是根据本申请实施方式的一种三维存储结构的示意性结构图；
[0023]图7是根据本申请实施方式的一种三维存储结构的示意性俯视图；
[0024]图8是根据本申请另一实施方式的三维存储结构的示意性结构图。
具体实施方式
[0025]为了更好地理解本申请，将参考附图对本申请的各个方面做出更 详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式 的描述，而非以任何方式限制本申请
的范围。在说明书全文中，相同 的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中 的一个或多个的任何和全部组合。
[0026]应注意，在本说明书中，第一、第二、第三等的表述仅用于将一 个特征与另一个特征区分开来，而不表示对特征的任何限制。因此， 在不背离本申请的教导的情况下，下文中讨论的第一垂直互连通道也 可被称作第二垂直互连通道。反之亦然。
[0027]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形 状。附图仅为示例而并非严格按比例绘制。例如，第一垂直互连通道 顶面的直径与第三垂直互连通道的直径并非按照实际生产中的比例。 如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的 用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认 识到的、测量值或计算值中的固有偏差。
[0028]还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或
ꢀ“
包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或 部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它 们的组合。此外，当诸如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储结构，其特征在于，包括：衬底，包括第一功能区；第一导电结构，设置于所述衬底上并与所述第一功能区电连接，用于实现所述三维存储结构的使用功能；第一垂直互连通道，电连接地设置于所述第一导电结构上；第二垂直互连通道，与所述第一垂直互连通道在电化学反应中具有相同的电位。2.根据权利要求1所述的三维存储结构，其特征在于，所述衬底还包括保护区，所述第一功能区的导电性能和所述保护区的导电性能相同；所述三维存储结构还包括：设置于所述衬底上并与所述保护区电连接的第二导电结构；以及所述第二垂直互连通道电连接地设置于所述第二导电结构上。3.根据权利要求1或2所述的三维存储结构，其中，多个所述第二垂直互连通道被设置为围绕多个所述第一垂直互连通道。4.根据权利要求3所述的三维存储结构，其中，所述第一导电结构包括：在背离所述衬底的方向上依次设置的第一导电通道、下层触点、下层互连、上层触点和上层互连；以及其中，至少两个所述第一垂直互连通道电连接至同一个所述第一互连结构的上层互连。5.根据权利要求1所述的三维存储结构，其中，所述第一导电结构包括：在背离所述衬底的方向上依次设置的第一导电通道、下层触点、下层互连、上层触点和上层互连；以及其中...

【专利技术属性】
技术研发人员：尹朋岸，胡思平，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：