三维存储装置及其形成方法制造方法及图纸

公开了三维(3D)存储装置及其形成方法。在某些方面，3D存储装置包括第一半导体结构、与第一半导体结构相对的第二半导体结构、以及在第一半导体结构和第二半导体结构之间的界面层。第一半导体结构包括具有多个交错的堆叠导电层和堆叠电介质层的存储堆叠层。第二半导体结构包括电连接到存储堆叠层的多个外围电路。界面层包括单晶硅和在存储堆叠层与外围电路之间的多个互连。之间的多个互连。之间的多个互连。

【技术实现步骤摘要】
【国外来华专利技术】三维存储装置及其形成方法


[0001]本公开内容涉及三维(3D)存储装置及其制造方法。

技术介绍

[0002]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。
[0003]3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围设备。

技术实现思路

[0004]本文公开了3D存储装置及其制造方法。
[0005]在一方面，一种3D存储装置包括第一半导体结构、与第一半导体结构相对的第二半导体结构、以及在第一半导体结构和第二半导体结构之间的界面层。第一半导体结构包括具有多个交错的堆叠导电层和堆叠电介质层的存储堆叠层。第二半导体结构包括电连接到存储堆叠层的多个外围电路。界面层包括单晶硅和在存储堆叠层与外围电路之间的多个互连。
[0006]在又一方面，提供了一种用于形成3D存储装置的方法。提供半导体衬底，其具有载体衬底、停止层和填充层。在半导体衬底中形成存储堆叠层和延伸穿过存储堆叠层的多个沟道结构。每个沟道结构包括存储膜、半导体沟道和沟道插塞。在半导体衬底之上形成界面层。界面层包括单晶硅。在界面层之上形成多个外围电路。外围电路电连接到存储堆叠层。支撑衬底从第一侧键合到半导体衬底。从半导体衬底的第二侧去除载体衬底以暴露表面。第二侧与第一侧相对。在暴露的表面上形成互连层。
[0007]在又一方面，一种系统包括被配置为存储数据的3D存储装置和控制3D存储装置的存储器控制器。3D存储装置包括第一半导体结构、与第一半导体结构相对的第二半导体结构、以及在第一半导体结构和第二半导体结构之间的界面层。第一半导体结构包括具有多个交错的堆叠导电层和堆叠电介质层的存储堆叠层。第二半导体结构包括电连接到存储堆叠层的多个外围电路。界面层包括单晶硅和在存储堆叠层与外围电路之间的多个互连。
附图说明
[0008]并入本文并形成说明书的一部分的附图示出了本公开内容的各方面，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域技术人员能够构成和使用本公开内容。
[0009]图1示出了根据本公开内容的一些方面的示例性3D存储装置的横截面的侧视图。
[0010]图2A
‑
2J示出了根据本公开内容的一些方面的用于形成示例性3D存储装置的制造过程。
[0011]图3示出了根据本公开内容的一些方面的用于形成示例性3D存储装置的方法的流程图。
[0012]图4示出了根据本公开内容的一些方面的具有3D存储装置的示例性系统的框图。
[0013]图5A示出了根据本公开内容的一些方面的具有3D存储装置的示例性存储卡的视图。
[0014]图5B示出了根据本公开内容的一些方面的具有3D存储装置的示例性固态驱动器(SSD)的视图。
[0015]将参考附图来说明本公开内容。
具体实施方式
[0016]尽管讨论了具体的配置和布置，但应该理解，这样做仅仅是为了说明的目的。因此，在不脱离本公开内容的范围的情况下，可以使用其他配置和布置。此外，本公开内容还可以用于各种其他应用。如本公开内容中描述的功能和结构特征可以彼此并以未在附图中具体示出的方式组合、调整和修改，使得这些组合、调整和修改在本公开内容的范围内。
[0017]通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。
[0018]应当容易理解的是，本公开内容中的“在
……
上”、“在
……
上方”和“在
……
之上”的含义应以最宽泛的方式来解释，使得“在
……
上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在
……
上方”或“在
……
之上”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物上方”或“在某物之上”的含义(即，直接在某物上)。
[0019]此外，为了便于描述，可以在本文使用诸如“在
……
之下”、“在
……
下方”、“下”、“在
……
之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转180度或在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。
[0020]如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
[0021]如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有小于下层或上层结构范围或整体的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一对横向平面之间。层可以横向、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方
和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有互连线和/或垂直互连接入(过孔)触点)以及一个或多个电介质层。
[0022]在一些3D NAND存储装置中，为了增加此类装置的每单位面积的存储容量，半导体设计者可选择一种或多种方法，例如增加每个存储单元的存储容量、向装置的半导体结构添加层级、通过缩小每个存储单元的大小来增加单元的数量等。这些方法可能伴随有无数制造困难。例如，当半导体结构具有太多的层级时，随着蚀刻深度增加以及用于那些层级的材料沉积的轮次也增加，制造工艺变得更加复杂。由于多层材料的堆积，内部机械应力，尤其是在半导体结构底部(例如，支撑上部电部件阵列的硅衬底)的内部机械应力也变得不可忽略。应力可能导致其上形成有存储装置的晶圆弯曲、弯折或变形，从而使晶圆太易碎而不能在机器平台上进一步加工。此外，随着半导体结构的层级增加，在半导体结构中需要更多的晶体管变得更加迫切。这造成了一个难题，因为晶体管的尺寸不能无限制地减小，原因是在半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储装置，包括：第一半导体结构，所述第一半导体结构包括具有多个交错的堆叠导电层和堆叠电介质层的存储堆叠层；第二半导体结构，与所述第一半导体结构相对，所述第二半导体结构包括电连接到所述存储堆叠层的多个外围电路；以及界面层，在所述第一半导体结构和所述第二半导体结构之间，所述界面层包括单晶硅和在所述存储堆叠层与所述外围电路之间的多个互连。2.根据权利要求1所述的3D存储装置，其中，所述界面层还包括绝缘层、碳掺杂氮化硅层和单晶硅层，以及其中，从所述第一半导体结构到所述第二半导体结构依次设置所述绝缘层、所述碳掺杂氮化硅层和所述单晶硅层。3.根据权利要求1或2所述的3D存储装置，其中，所述第一半导体结构还包括：沟道结构，所述沟道结构延伸穿过所述存储堆叠层，所述沟道结构包括存储膜、半导体沟道和沟道插塞，其中，所述多个互连中的每一个是外围电路的一部分，以及其中，所述外围电路还通过所述沟道插塞、沟道局部触点和所述外围电路的互连电连接到所述沟道结构。4.根据权利要求1
‑
3中任一项所述的3D存储装置，其中，所述半导体沟道还包括比所述沟道插塞更远离所述界面层的掺杂部分。5.根据权利要求4所述的3D存储装置，其中，所述堆叠导电层包括横向面对所述掺杂部分的源极选择栅极。6.根据权利要求1
‑
5中任一项所述的3D存储装置，还包括在所述存储堆叠层和掺杂半导体层之间的填充层。7.根据权利要求1
‑
6中任一项所述的3D存储装置，其中，所述多个互连包括一个或多个穿硅过孔(TSV)类型的触点。8.根据权利要求1
‑
7中任一项所述的3D存储装置，其中，所述界面层的厚度在1μm与10μm之间。9.根据权利要求1
‑
8中任一项所述的3D存储装置，其中，所述第二半导体结构的背向所述界面层的一侧附着到支撑衬底。10.根据权利要求9所述的3D存储装置，其中，所述支撑衬底的厚度为至少300μm。11.一种用于形成三维(3D)存储装置的方法，包括：提供半导体衬底，所述半导体衬底包括载体衬底、停止层和填充层；在所述半导体衬底中形成存储堆叠层和延伸穿过所述存储堆叠层的多个沟道结构，每个沟道结构包括存储膜、半导体沟道和沟道插塞；在所述半导体衬底之上形成界面层，所述界面层包括单晶硅；在所述界面层之上形成多个外围电路，所述外围电路电连接到所述存储堆叠层；将所述支撑衬底从第一侧键合到所述半导体衬底；从所述半导体衬底的第二侧去除所述载体衬底以暴露表面，所述第二侧与所述第一侧相对；以及
在暴露的表面上形成互连层。12.根据权利要求11所述的方法，其中，在去除所述载体衬底之后，从所述半导体衬底的第二侧进一步去除所述停止层以暴露所述表面。13.根据权利要求11或12所述的方法，其中，形成所述界面层还包括：在所述半导体衬底之上形成绝缘层，在所述绝缘层之上形成碳掺杂氮化硅层，以及在所述碳掺杂氮化硅层之上形成单晶硅层。14.根据权利要求11
‑
13中任一项所述的方法，其中，所述界面层的厚度在1μm与10μm之间。15.根据权利要求11
‑
14中任一项所述的方法，其中，对所述半导体沟道的比所述沟道插塞更远离所述界面层的一部分进行掺杂。16.根据权利要求11
‑
15中任一项所述的方法，还包括：形成垂直相邻于所述沟道插塞的局部触点和垂直相邻于所述局部触点的界面触点，以及在所述界面层中形成多个互连，所述多个互连...

【专利技术属性】
技术研发人员：张坤，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：