三维存储器及其制备方法技术

本申请提供三维存储器及其制备方法。该三维存储器可以包括：位于衬底或半导体层一侧的叠层结构；栅线隙结构，贯穿叠层结构；以及多个连接结构，位于栅线隙结构上，并连接叠层结构分别位于栅线隙结构两侧的部分，使得栅线隙结构的顶部部分分段。根据本申请的三维存储器具有改善的结构稳定性和晶圆翘曲度，且工艺窗口大、实施成本低。实施成本低。实施成本低。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及三维存储器 的结构及其制备方法。

技术介绍

[0002]目前，三维存储器通过栅极叠层结构提供选择晶体管和存储晶体 管的栅极层，通过沟道结构提供选择晶体管和存储晶体管的沟道层和 栅介质层。
[0003]三维存储器的制备过程涉及多道刻蚀、沉积和热处理工艺，由此 引发的晶圆翘曲问题有可能导致无法继续在机台中对晶圆进行加工。 为了缓解晶圆翘曲问题，技术人员通常需要对制程中生长的各层膜的 应力进行精细调节，或者在晶圆背面追加生长应力调节膜，以使晶圆 翘曲度符合工艺规格。然而，对各层膜应力的调节需要技术人员针对 不同的产品和制程进行相应调整和优化，这不但增加了工艺的复杂度， 而且对于晶圆翘曲的改善效果也很有限，而追加应力调节膜则额外增 加了生产成本，降低了产品的竞争力。
[0004]此外，为了形成栅极层，需要首先通过栅线缝隙对叠层结构中的 牺牲层进行刻蚀来形成栅极间隙。而在牺牲层被去除之后，作为存储 器主体部分的叠层结构的稳定性会极大地降低，并且随着叠层结构的 层数不断增加，甚至会出现主体结构的倒塌。

技术实现思路

[0005]本申请提供可至少部分地解决现有技术中存在的上述问题的三维 存储器及其制备方法。
[0006]本申请一方面提供三维存储器，该存储器可以包括：位于衬底或 半导体层一侧的叠层结构；栅线隙结构，贯穿叠层结构；以及多个连 接结构，位于栅线隙结构上，并连接叠层结构分别位于栅线隙结构两 侧的部分，使得栅线隙结构的顶部部分分段。
[0007]在一个实施方式中，栅线隙结构可以沿着平行于衬底或半导体层 的第一方向延伸，并沿着平行于衬底或半导体层的与第一方向垂直的 第二方向以预定间隔平行排列，多个连接结构可以位于栅线隙结构中 的一个或多个上。在一个实施方式中，多个连接结构中的相邻的连接 结构可以在第二方向上彼此对准或彼此交错排列。在一个实施方式中， 多个连接结构中的位于同一栅线隙结构上的连接结构可以在第一方向 上以相同间隔均匀分布。在一个实施方式中，多个连接结构可以位于 由栅线隙结构中的相邻的两个栅线隙结构组成的组上，并且多个连接 结构中的相邻的连接结构可以在第二方向上彼此交错排列，多个连接 结构中的位于同一栅线隙结构上的连接结构可以在第一方向上以相同 间隔均匀分布，其中所述组可以通过一个其上未形成有连接结构的栅 线隙结构彼此间隔开。在一个实施方式中，连接结构可以包括绝缘材 料。在一个实施方式中，三维存储器还可以包括：多个沟道结构，贯 穿叠层结构，并且分布在栅线隙结构中的相邻的栅线隙结构之间。叠 层结构可以包括交替叠置的栅极层和绝缘层，并且栅极层与沟道结构 之间可以形成有阻挡层。在一个实施方式中，栅线隙结构可以包括绝 缘材料，使得栅极层分别位于栅线隙结构两侧
的部分彼此电绝缘。
[0008]本申请另一方面提供三维存储器的制备方法，该方法可以包括： 在衬底的一侧形成叠层结构；形成贯穿叠层结构的栅线缝隙；以及在 栅线缝隙的顶部区域中形成多个连接结构，以连接叠层结构分别位于 栅线缝隙两侧的部分，使得栅线缝隙的顶部区域分段。
[0009]在一个实施方式中，形成多个连接结构的步骤可以包括：在栅线 缝隙中设置填充物；在填充物的预设位置处形成凹槽，其中，凹槽的 深度小于栅线缝隙的深度；在凹槽中填充绝缘材料以形成连接结构； 以及去除填充物。在一个实施方式中，形成凹槽可以包括通过光刻方 法形成凹槽。在一个实施方式中，叠层结构可以包括交替叠置的牺牲 层和绝缘层，制备方法还可以包括：经由栅线缝隙去除牺牲层以形成 栅极间隙；形成阻挡层以覆盖栅极间隙的内壁和栅线缝隙的侧壁；在 栅极间隙的内壁上的阻挡层上形成栅极层；以及在栅线缝隙中形成栅 线隙结构。在一个实施方式中，填充物可以包括与牺牲层的材料相同 的材料。在一个实施方式中，去除填充物可以包括一并去除牺牲层。 在一个实施方式中，制备方法还可以包括：在栅线缝隙中的相邻的栅 线缝隙之间形成贯穿叠层结构的沟道结构。
附图说明
[0010]通过阅读参照以下附图所作的对非限制性实施方式的详细描述， 本申请的其它特征、目的和有益效果将会变得更加明显。在附图中：
[0011]图1是根据本申请示例性实施方式的三维存储器的示意性俯视图；
[0012]图2是根据本申请示例性实施方式的三维存储器的示意性截面图；
[0013]图3是根据本申请示例性实施方式的三维存储器的示意性俯视图；
[0014]图4是根据本申请示例性实施方式的三维存储器的制备方法的流 程图；
[0015]图5至图12是根据本申请示例性实施方式的三维存储器的制备 方法的工艺示意图；以及
[0016]图13至图19是根据本申请另一示例性实施方式的三维存储器的 制备方法的工艺示意图。
具体实施方式
[0017]以下将结合附图对本申请进行详细描述，本文中提到的示例性实 施方式仅用于解释本申请，并非用于限制本申请的范围。在说明书全 文中，相同的附图标记指代相同的元件。
[0018]在附图中，为了便于说明，已稍微调整部件的厚度、尺寸和形状。 附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大 致”、“大约”以及类似的用语用作表示近似，而非用作表示程度，并 且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的 固有偏差。
[0019]还应理解，表述“和/或”包括相关联的所列项目中的一个或多个 的任何和全部组合。诸如“包括”、“包括有”、“具有”、“包含”和/或
ꢀ“
包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示 存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、 元件、部件和/或它们的组合的存在或添加。此外，当诸如“...中的至 少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而 非仅仅修饰列表中的单独元件。当
描述本申请的实施方式时，使用“可
”ꢀ
表示“本申请的一个或多个实施方式”。并且，用语“示例性”旨在指 代示例或举例说明。
[0020]另外，在本申请中当使用“连接”、“覆盖”和/或“在
…
上形成
”ꢀ
等表述时，可表示相应部件之间为直接的接触或间接的接触，除非有 明确的其它限定或者能够从上下文推导出。
[0021]除非另外限定，否则本文中使用的所有措辞(包括技术术语和科 技术语)均具有与本申请所属领域中普通技术人员的通常理解相同的 含义。此外，除非本申请中有明确的说明，否则在常用词典中定义的 词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义， 而不应以理想化或过于形式化的意义进行解释。
[0022]需要说明的是，在不冲突的情况下，本申请中的实施方式及实施 方式中的特征可以相互组合。此外，除非明确限定或与上下文相矛盾， 否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序， 而是可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，包括：位于衬底或半导体层一侧的叠层结构；栅线隙结构，贯穿所述叠层结构；以及多个连接结构，位于所述栅线隙结构上，并连接所述叠层结构分别位于所述栅线隙结构两侧的部分，使得所述栅线隙结构的顶部部分分段。2.根据权利要求1所述的三维存储器，其中，所述栅线隙结构沿着平行于所述衬底或所述半导体层的第一方向延伸，并沿着平行于所述衬底或所述半导体层的与所述第一方向垂直的第二方向以预定间隔平行排列，所述多个连接结构位于所述栅线隙结构中的一个或多个上。3.根据权利要求2所述的三维存储器，其中，所述多个连接结构中的相邻的连接结构在所述第二方向上彼此对准或彼此交错排列。4.根据权利要求2所述的三维存储器，其中，所述多个连接结构中的位于同一栅线隙结构上的连接结构在所述第一方向上以相同间隔均匀分布。5.根据权利要求2所述的三维存储器，其中，所述多个连接结构位于由所述栅线隙结构中的相邻的两个栅线隙结构组成的组上，并且所述多个连接结构中的相邻的连接结构在所述第二方向上彼此交错排列，所述多个连接结构中的位于同一栅线隙结构上的连接结构在所述第一方向上以相同间隔均匀分布，其中所述组通过一个其上未形成有所述多个连接结构的栅线隙结构彼此间隔开。6.根据权利要求1所述的三维存储器，其中，所述连接结构包括绝缘材料。7.根据权利要求1所述的三维存储器，还包括：多个沟道结构，贯穿所述叠层结构，并且分布在所述栅线隙结构中的相邻的栅线隙结构之间，其中，所述叠层结构包括交替叠置的栅极层和绝缘层，并且所述栅...

【专利技术属性】
技术研发人员：张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：