制备三维存储器的方法技术

本申请涉及一种制备三维存储器的方法及三维存储器。所述方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖栅极堆叠结构的绝缘材料层，其中，栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，栅极堆叠结构的核心区中贯穿有沟道结构；在绝缘材料层上形成第一应力补偿层；以及贯穿第一应力补偿层和绝缘材料层形成电连接到沟道结构或栅极层的多个连接柱。第一应力补偿层由具有高压缩应力的材料形成。通过在晶圆的正面形成具有高压缩应力的应力补偿层，可以有效防止晶背上的应力补偿层厚度过大，减小被剥离或脱落的风险，并且可以改善晶圆上的半导体器件的内应力。体器件的内应力。体器件的内应力。

【技术实现步骤摘要】
制备三维存储器的方法


[0001]本申请涉及半导体领域，并且更具体地，涉及在半导体制造工艺中改善晶圆翘曲度的方法和三维存储器。

技术介绍

[0002]在半导体器件的生产过程中，通常需要先提供晶圆(wafer)，然后在晶圆上制造半导体器件。然而，随着半导体器件的膜层层数增加，膜层与膜层间的应力越来越不平衡。这些膜层产生的应力作用在晶圆上，致使晶圆在各种应力因素的影响下发生了翘曲(bow)。使用这种翘曲的晶圆继续制造半导体器件，会影响层与层之间的对准，造成图形结构畸变，甚至导致晶圆键合失效，从而降低产品的良率。
[0003]尤其是，在形成存储器串的沟道结构之后，需要通过狭缝结构(GL)将叠层结构中的牺牲层置换为栅极层。在GL工艺过程中的这种材料置换，会导致应力变化剧烈，晶圆翘曲度明显增加，直接影响到后续沟道接触孔(C1CH)与沟道结构的对准、栅极接触孔(SSCT)与栅极层的对准、以及与CMOS晶圆的键合对准等。
[0004]目前，一般通过在晶圆背面沉积特定的薄膜(例如，氮化硅薄膜、氧化硅薄膜等)来平衡晶圆整体应力，以调整晶圆的翘曲度。
[0005]然而，随着制造工艺的进行，半导体器件的结构/材料成分不断变化，晶圆整体应力、翘曲度也随之改变。故而，需要在晶圆背面反复层叠应力平衡薄膜，来改善翘曲度值。晶背薄膜的多次沉积，不仅工艺繁琐，成本增加，而且过厚的薄膜会有容易剥离或脱落的风险。
[0006]同时，这种晶背沉积薄膜的翘曲度优化方式，并没有实质上改善半导体器件的内部应力分布。例如，在从沟道结构的底部与外部电路互连的工艺中，需要在将形成在一晶圆上的半导体器件与另一晶圆(例如，其上形成有诸如CMOS的外围电路的晶圆)键合之后，将该晶圆和形成在其晶背上的应力平衡薄膜以及沟道结构底部的部分结构去除，来暴露沟道结构的底部。随着相应结构的去除，半导体器件的内部应力发生变化，而与之键合的另一晶圆的翘曲度值也会随之增大。

技术实现思路

[0007]本申请提供了一种通过改善半导体器件的内部应力分布来改善其所处晶圆的翘曲度的方法。
[0008]本申请还提供了一种具有改善的内部应力的三维存储器。
[0009]根据本申请的一方面，提供了一种制备三维存储器的方法，其中，方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖栅极堆叠结构的绝缘材料层，其中，栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，栅极堆叠结构的核心区中贯穿有沟道结构；在绝缘材料层上形成第一应力补偿层；以及贯穿第一应力补偿层和绝缘材料层形成电连接到沟道结构或栅极层的多个连接柱。第一应力补偿层由具有
高压缩应力的材料形成。
[0010]在实施方式中，第一应力补偿层由氮化硅形成。
[0011]在实施方式中，形成多个连接柱包括：形成暴露栅极层的至少一部分的栅极接触孔；形成暴露沟道结构的至少一部分的沟道接触孔；以及利用导电材料填充栅极接触孔和沟道接触孔。
[0012]在实施方式中，形成栅极接触孔包括：图案化第一应力补偿层，以在第一应力补偿层的、与待形成栅极接触孔的位置对应的位置处开口；以及利用经图案化的第一应力补偿层作为硬掩膜层，将绝缘材料层图案化。
[0013]在实施方式中，形成沟道接触孔包括：图案化第一应力补偿层，以在第一应力补偿层的、与待形成沟道接触孔的位置对应的位置处开口；以及利用经图案化的第一应力补偿层作为硬掩膜层，将绝缘材料层图案化。
[0014]在实施方式中，所述方法还包括：在晶圆的与第一表面相对的第二表面上形成第二应力补偿层，其中，第二应力补偿层由具有高拉伸应力的材料形成。
[0015]在实施方式中，第一应力补偿层的厚度在至的范围内；以及第二应力补偿层的厚度在至的范围内。
[0016]在实施方式中，所述方法还包括：在第一应力补偿层的一侧上键合外围电路晶圆；以及去除晶圆以暴露沟道结构。
[0017]根据本申请的另一方面，还提供了一种三维存储器，包括：栅极堆叠结构，包括交替堆叠的栅极层和层间绝缘层并且被划分成核心区和台阶区；沟道结构，在核心区中贯穿栅极堆叠结构；第一应力补偿层，设置在栅极堆叠结构上，并且具有多个开口；以及多个连接柱，经由多个开口电连接至栅极层中的每个的在台阶区中的部分或沟道结构。第一应力补偿层包括具有高压缩应力的材料。
[0018]三维存储器还包括：外围电路，键合在第一应力补偿层上。
[0019]第一应力补偿层包括氮化硅。
[0020]第一应力补偿层的厚度可以在至的范围内。
附图说明
[0021]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
[0022]图1是示出根据本申请实施方式的制造三维存储器的方法流程框图；
[0023]图2a至图2i是示出根据本申请实施方式的制造三维存储器的方法的剖视图；以及
[0024]图3a至图3i是示出根据比较性实施方式的制造三维存储器的方法的剖视图。
具体实施方式
[0025]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0026]应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第一应力补偿层也可被称作第二应力补偿层，反之亦然。
[0027]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
[0028]还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。用语“示例性的”旨在指代示例或举例说明。
[0029]除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
[0030]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制备三维存储器的方法，其中，所述方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖所述栅极堆叠结构的绝缘材料层，其中，所述栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，所述栅极堆叠结构的核心区中贯穿有沟道结构；在所述绝缘材料层上形成第一应力补偿层；以及贯穿所述第一应力补偿层和所述绝缘材料层形成电连接到所述沟道结构或所述栅极层的多个连接柱，其中，所述第一应力补偿层由具有高压缩应力的材料形成。2.根据权利要求1所述的方法，其中，所述第一应力补偿层由氮化硅形成。3.根据权利要求1所述的方法，其中，形成所述多个连接柱包括：形成暴露所述栅极层的至少一部分的栅极接触孔；形成暴露所述沟道结构的至少一部分的沟道接触孔；以及利用导电材料填充所述栅极接触孔和所述沟道接触孔。4.根据权利要求3所述的方法，其中，形成所述栅极接触孔包括：图案化所述第一应力补偿层，以在所述第一应力补偿层的、与待形成所述栅极接触孔的位置对应的位置处开口；以及利用经图案化的第一应力补偿层作为硬掩膜层，将所述绝缘材料层图案化。5.根据权利要求3所述的方法，其中，形成所述沟道接触孔包括：图案化所述第一应力补偿层，以在所述第一应力补偿层的、与待形成所述沟道接触孔的位置对应的位置...

【专利技术属性】
技术研发人员：谢炜，张坤，王迪，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：