半导体封装体及其制造方法技术

本发明专利技术的半导体封装体具有：半导体元件，其在半导体基片的一个面设有电路元件；外部布线区，其设于上述半导体基片的另一个面；支撑基片，其配置于上述半导体基片的一个面；电极焊盘，其配置于上述半导体基片的一个面；以及贯通电极，其从上述电极焊盘到达上述半导体基片的另一个面。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及主要具有半导体集成电路、尤其是CCD及CMOS等固体摄像元件且为芯片大小的。本申请，对2003年8月28日申请的日本专利申请2003-304848、以及2003年12月17日申请的日本专利申请2003-419613主张优先权，并在此引用了其内容。
技术介绍
以往，作为半导体集成电路、尤其是CCD(Charge Coupled Device)、及CMOS(Complementary Metal-Oxide Semiconductor)等固体摄像元件的安装方法，一般采用图13所示的方法。即，该安装方法是一种下述方法将固体摄像元件1001搭载于由陶瓷或树脂等形成的容器1002上，并在与未图示的引线框架之间，进行电连接用引线接合(wire bonding)1003，然后粘接气体密封用玻璃盖1004。符号1005表示外部引线。近年来，以便携设备为中心，小型化技术不断得到发展，与此相伴，在其壳体及内部电路基片方面也要求进一步小型化。对构成电路基片的作为安装部件之一的半导体元件，当然也同样要求这样的小型化。另外，对作为半导体元件之一的固体摄像元件，也同样要求小型化。图13所示的以往的半导体封装体难以实现这种小型化要求。为实现半导体元件的小型化要求，兴起了芯片大小的封装体(ChipSize Package，以下称“CSP”)的研究开发。其中，近年来，以进一步实现小型轻薄化为目的的晶片级CSP的开发方兴未艾。对于晶片级CSP而言，如日本专利第3313547号说明书所述，一般在硅晶片元件表面配有树脂及二次布线，且在硅晶片元件表面的任意位置上还配置有用于软钎料连接的柱状金属或软钎料球等。然而，要将上述晶片级CSP原样用于固体摄像元件是困难的。其原因在于在固体摄像元件的制造工序中采用了一般的CSP制造工序的情况下，将因为所形成的二次布线或柱状金属等，而不能确保受光区域，其结果是，不能获得令人满意的元件功能。为解决上述课题，在日本特开2001-351997号公报中提出了一种CSP，其中，二次布线或软钎料球等，被配置在半导体基片的与半导体元件形成面相反的面上。然而，在日本特开2001-351997号公报的技术中，有可能因为从固体摄像元件的受光区表面侧进行的非贯通深孔蚀刻、或者形成导电层时的等离子体照射而造成损坏。此外，在此后从背面来进行薄形化蚀刻的工序中，为了使导电层均匀地露出，要求高精度的蚀刻技术。因此，需要特殊的制造装置等，因而导致制造成本上扬。此外，为了确保蚀刻后的硅表面与所露出的导电层的电绝缘，需要追加工序。日本特表平9-511097号公报中提出了解决上述课题的另一种方法。在日本特表平9-511097号公报的技术中，可利用设于硅基片的部分切入部，将来自设于元件形成面一侧的电极焊盘的金属布线，配置到与元件形成面相反侧的表面上。然而，这种CSP，是从半导体元件引出的金属布线的一部分在硅基片端面露出的结构，因而易于发生布线腐蚀等，从而存在着可靠性劣化(下降)的问题。此外，由于需要形成图案，因而需要通过V形沟加工来形成上述切入部。该V形沟，必须形成为等于划线(scribe)宽度或大于划线宽度，其结果是，存在着导致半导体元件的容纳量下降的问题。
技术实现思路
本专利技术的目的在于，提供一种廉价的晶片级CSP，其不会引起半导体元件、尤其是固体摄像元件的性能下降，可实现小型化，且具有高可靠性。本专利技术涉及的半导体封装体具有半导体元件，其在半导体基片的一个面设有电路元件；外部布线区，其设于上述半导体基片的另一个面；支撑基片，其配置于上述半导体基片的一个面；电极焊盘，其配置于上述半导体基片的一个面；贯通电极，其从上述电极焊盘到达上述半导体基片的另一个面。根据本专利技术涉及的半导体封装体，无需以往的引线接合，而且不受在半导体基片的一个面上设置的电极焊盘的配置限制，电极焊盘与其它基片的外部端子，比如可通过外部布线来电连接。因此，可实现半导体封装体的小型化。此外，由于无需V形沟等切入区，因而半导体基片中不再有无效部分，可增加电路元件的容纳量(占有面积)。而且可以均采用普通的半导体制造装置来加工贯通电极。因此，可实现廉价且小型的半导体封装体。对于贯通电极而言，可适用在普通的半导体制造工序中采用的光刻技术。由于该贯通电极的加工精度由半导体光刻工序来决定，因而可实现微细加工。这样，本专利技术的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。由此，可提供堆叠了多个半导体元件的、具有所谓三维层叠布线的半导体封装体。也可以在上述外部布线区内，设置用于连接外部端子的连接部。也可以在上述半导体基片的一个面设置粘接层，用该粘接层粘接、固定上述半导体基片的一个面与支撑基片。上述电极焊盘，在上述半导体基片的一个面上，也可以配置于不存在上述电路元件的区域。也可以设置外部布线，其从上述贯通电极延伸并与上述外部布线区连接。此时，对于上述外部布线而言，可适用在普通的半导体制造工序中采用的光刻技术。因此，可与贯通电极同样地进行微细加工。这样，本专利技术的半导体封装体，可与基片的外部端子通过光刻技术形成为窄节距的其它电路基片充分对应，可实现端子彼此间的连接。在上述半导体基片的另一个面，上述连接部之外的部分也可以全部被保护膜覆盖。此时，成为金属部分在半导体基片的另一面不露出的布线结构，可实现具有高可靠性(高耐湿性)的半导体封装体。尤其是，在具有固体摄像元件的半导体封装体中，可以通过用保护膜全部覆盖金属柱之外的部分，来抑制固体摄像元件的性能劣化。因此，在不引起固体摄像元件的性能下降的情况下，可实现小型且廉价的具有高可靠性的晶片级CSP半导体封装体。上述支撑基片，也可以由具有透光性的材料来形成。此时，作为电路元件，可以具备具有受光区的固体摄像元件(比如CCD、CMOS等)，或者其它光学元件。因此，可提供一种具备固体摄像元件或者其它光学元件且小型的半导体封装体。上述粘接层，也可以至少设置于上述半导体基片的一个面中的上述电极焊盘所在的区域。此时，由于与贯通电极连接的电极焊盘所在的区域，通过粘接层来直接与支撑基片相粘接，因而支撑基片对贯通电极进行物理性的增强。从而能以高成品率来提供半导体封装体。上述外部布线区，也可以配置成与外部端子相对置。此时，可容易地使在半导体基片的另一个面设置的外部布线区与外部端子进行电连接。也可以层叠二层及其以上的上述半导体基片。此时，通过层叠二层及其以上的半导体基片，可提供一种高性能的半导体封装体。用于与其它半导体元件的端子相连接的外部布线，也可以从上述贯通电极来延伸。此时，可使多个半导体基片中的任意一个半导体基片的任意贯通电极具有互边导电物(interposer)功能。上述贯通电极中与上述电极焊盘相接合的部分，也可以配置于上述电极焊盘的面内。此时，即使半导体封装体剖面方向的贯通电极形状是中间粗或中间细(大致中央部比端部粗或细的形状)等异形形状，也可实现贯通电极的整个端面与电极焊盘完全接合的结构。因此，在电极焊盘与贯通电极的连接部，布线电阻较低等，可实现高可靠性的电连接。此外，由于成为贯通电极的整个端面与电极焊盘完全接合的状态，因而可减少热过程造成的特性劣化等，成为环境可靠性高的半导体封装体。在本专利技术涉本文档来自技高网...

【技术保护点】
一种半导体封装体，其特征在于，具有：半导体元件，其在半导体基片的一个面设有电路元件；外部布线区，其设于上述半导体基片的另一个面；支撑基片，其配置于上述半导体基片的一个面；电极焊盘，其配置于上述半导体基片的一个 面；以及贯通电极，其从上述电极焊盘到达上述半导体基片的另一个面。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山本敏，末益龙夫，平船优香，矶川俊彦，盐谷浩一，松本一哉，
申请(专利权)人：株式会社藤仓，奥林巴斯株式会社，
类型：发明
国别省市：JP[日本]