半导体器件的制造方法以及半导体器件技术

提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

【技术实现步骤摘要】

本专利技术涉及半导体器件的结构及其制造方法，特别涉及含有铜膜的阻挡金属的布线结构及其制造方法。
技术介绍
在半导体集成电路(LSI)的多层布线中，以使用电阻率低的铜(Cu)膜，将Cu膜埋入在形成于层间绝缘膜中的槽或接触孔中的镶嵌(damascene)布线为主流。具有布线宽度随着LSI的微小化而变细，且以降低布线间的电容为目的而使布线厚度变薄的倾向。为此，在微细镶嵌布线中，电阻率高的阻挡金属膜占布线截面积的比例对布线电阻影响很大。即，阻挡金属膜越薄镶嵌布线的电阻越低。但是，对于阻挡金属膜同时要求防止Cu原子向层间绝缘膜扩散、与Cu膜的密接性、以及与层间绝缘膜的密接性。特别是阻挡金属膜和Cu膜的密接性对于布线抗电迁移(EM)性、抗应力迁移(SM)性非常重要。进而希望以满足上述要求的最薄的膜厚，且以在形成于层间绝缘膜的槽的底面和侧面上一样的厚度，保形地形成阻挡金属膜。其次，针对形成薄的阻挡金属膜描述以往和现在的情况。一般地，物理气相淀积法(PVD法)的台阶覆盖性低。为此，对于用金属填埋形成在层间绝缘膜的槽和接触孔而形成的双层镶嵌结构，通过PVD法形成保形的阻挡金属膜是困难的。为此，开发了借助基板偏置引入金属离子来改善底部覆盖层，利用离子的再溅射效果来改善侧面覆盖层的离子化PVD法，并可用于形成阻挡金属膜。但是，由于布线的微细化、高缩影(aspect)化，所以虽然保证了布线电阻、阻挡性以及密接性，但充分的保形成膜在今后越来越困难。另一方面，虽然可以通过化学气相淀积法(CVD法)形成保形的阻挡金属膜，但是由于SM不良的问题，在布线工序中不能使用高温加工。为此，存在着在CVD法中在布线工序的容许温度下分解的、作为阻挡金属膜想要成膜的材料的原料气体少的问题。此外，作为极薄膜的保形成膜方法，提出了在基板表面一层一层地层叠原子层来生成薄膜的原子层沉积法(ALD法)。虽然ALD法为不适合于形成厚膜的方法，但可以形成台阶覆盖性好的极薄膜。ALD法也与CVD法一样，具有在布线工序允许的温度内难以使原料气体热分解的问题，为了低温化，提出了在分解吸附的原料气体的步骤中通过等离子体照射促进分解的方法(例如，参见专利文献1)和通过UV光照射促进分解的方法(例如，参见专利文献2、3)。最近的层间绝缘膜，为抑制信号延迟逐渐使用低介电常数绝缘膜。低介电常数绝缘膜不仅是有机类绝缘膜，即使是无机类绝缘膜，也可大量的含有碳(C)、多孔、俘获水(H2O)等的氧化源(oxidizing species)。为此，在CVD法、ALD法中使用等离子体照射使成膜温度低温化的方法中，具有由于原料气体分解工序中的等离子体照射而将绝缘膜中的碳放出，使绝缘膜受到损害的问题。特别是，在使用含有氢(H)、氧(O)气体的等离子体的情况下，具有引起低介电常数绝缘膜的腐蚀，产生绝缘膜剥离的情况。并且，在大量含有氧化源的低介电常数绝缘膜中，即使采用使用等离子体照射和LV光照射、辅助性地使分解温度低温化的ALD法和CVD法，也存在有在阻挡金属膜的形成时阻挡金属膜被氧化的情况。被氧化的阻挡金属膜不能抑制氧化源的透过。其结果为存在由于氧化源使全部阻挡金属膜氧化、降低了阻挡金属膜与Cu膜等的布线材料的密接性的问题。阻挡金属膜与Cu膜的密接性，具有由材料决定的密接性和阻挡金属膜变质而随时间变化的密接性。特别是，随时间的密接性的变化不仅在制造工序中，而且在实际使用时也引起SM、EM不良等，所以非常重要。在伴随着等离子体照射、电子束照射、紫外线照射的加工工序和绝缘膜固化工序中，绝缘膜中的含有碳的分子被放出，绝缘膜受到损害，水容易吸附在结合了脱离的碳的侧面上。在该制造工序中或实际使用中阻挡金属膜随时间而变质的原因在于，由于包含在绝缘膜中的氧化源而使阻挡金属膜氧化，降低了与Cu膜的密接性。此外，还存在由于被包含在绝缘膜中的含C的分子，使阻挡金属膜碳化(碳化物化)的情况。由此，抑制阻挡金属膜的变质并保持密接性，在今后越来越难。此外，虽然提出了预先在界面上形成氧化物的工艺(例如，参见专利文献4)，但是由于在积极地形成氧化物的情况下，形成价数大的低密度的氧化物，所以不能得到希望的形态。日本特开2003-297814号公报日本特开2001-220287号公报日本特开2002-170821号公报日本特开2000-269213号公报
技术实现思路
本专利技术提供一种与布线材料的密接性好地形成金属膜的半导体器件的制造方法以及具备与布线材料的密接性良好的金属膜的半导体器件。根据本专利技术的一个形态，提供一种半导体器件的制造方法，包括(A)在第一基板温度下，使在表面形成有凹部的绝缘膜中和该绝缘表面的氧化源放出的工序；(B)在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。根据本专利技术的其它形态，提供一种半导体器件的制造方法，包括(A)在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；(B)在低于第一基板温度的第二基板温度下，形成第一金属膜的工序；(C)在减压氧化性气氛中对第一金属膜的至少一部分进行氧化的工序；(D)在低于第一基板温度的第三基板温度下在第一金属膜上形成第二金属膜的工序。根据本专利技术的其它形态，提供一种半导体器件的制造方法，包括(A)在第一基板温度下，对在表面形成有凹部的绝缘膜进行热处理的工序；(B)在低于第一基板温度的第二基板温度下，使原料气体附着在凹部表面上的工序；(C)排出没有附着在凹部表面上的残余的原料气体的工序；(D)使光照射在凹部的表面上，分解附着在凹部表面上的原料气体的分子，在凹部表面形成由在原料气体的成分中所包含的金属原子构成的金属膜的工序。根据本专利技术的其它形态，提供一种半导体器件的制造方法，包括(A)在基板表面附着原料气体的工序；(B)排出没有附着在基板表面的残余的原料气体的工序；(C)使光照射在基板表面上，分解附着在基板表面的上述原料气体的分子，在基板表面形成由在原料气体的成分中所包含的金属原子构成的金属膜的工序；(D)导入氮化源和氧化源中的任意一种，并进行金属膜的氮化和氧化的任意一种的工序。根据本专利技术的其它形态，提供一种半导体器件，包括在基板上按照绝缘膜、金属膜、以及布线金属膜的顺序层叠的层叠结构，上述金属膜的氧化物的基于X射线衍射测定得出的衍射强度是金属膜和布线金属膜的化合物的衍射强度的10倍或以下。根据本专利技术，可以提供能够形成与布线材料密接性良好的布线结构的半导体器件的制造方法以及包括与布线材料的密接性良好的金属膜的半导体器件。附图说明图1是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之一)。图2是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之二)。图3是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之三)。图4是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之四)。图5是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之五)。图6是用于说明根据本专利技术第一实施方式的半导体器件的制造方法的工序的剖面图(之六)。图7是用于说明根据本专利技术第一实施方式的半导体器件的制造方法本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：在第一基板温度下，使在表面形成有凹部的绝缘膜中和该绝缘膜表面的氧化源放出的工序；在低于上述第一基板温度的第二基板温度下，在上述绝缘膜上形成金属膜的工序；在形成上述金属膜后， 利用残留在上述绝缘膜中的氧化源，使上述金属膜的至少一部分氧化的工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：坂田敦子，和田纯一，尾本诚一，羽多野正亮，山下创一，东和幸，中村直文，山田雅基，木下和哉，坚田富夫，莲沼正彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]