半导体器件的器件隔离结构及其形成方法技术

公开了一种隔离结构及其形成方法。本发明专利技术隔离结构包括：衬底，其包括具有第一晶格参数的第一半导体层、具有大于第一晶格参数的第二晶格参数的第二半导体层、以及应变半导体层；在衬底中的注入有第一导电型杂质的阱；多个隔离层，形成在应变半导体层和第二半导体层中，每个隔离层以预定距离彼此分离，由此限定有源区；和多个穿通停止层，注入有第二导电型的杂质，每个穿通停止层形成在每个隔离层之下。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制造方法。更具体地，本专利技术涉及一种用于在半导体器件中对电路元件进行电隔离的器件隔离结构，以及用于形成该器件隔离结构的方法。
技术介绍
构成半导体器件的单位电路元件被设计成电隔离，以便它们被彼此独立地访问。沟槽隔离是用于对单位电路元件进行电隔离的典型隔离结构。沟槽隔离结构包括在沟槽中所填充的绝缘层，该沟槽是通过对半导体衬底进行部分蚀刻而形成的，这样在衬底中限定多个有源区，且在将在每个有源区上所形成的电路元件电隔离。由于半导体器件较高的集成度，在电路元件之间的距离变得更小。因此，元件的电隔离变得越来越重要。特别是，在将具有更为提高的电荷迁移率的应变沟道形成在半导体衬底上、用于信号传输速度和电流与电压比(即，电导率)改进的目的的情形中，电荷在隔离结构下泄漏且邻近的电路元件击穿是有大的可能性的。图1和2是示出了根据传统技术的用于在应变半导体衬底中形成隔离结构的方法的横截面视图。参考图1，半导体衬底10包括在其上具有大于衬底10晶格参数的晶格参数的半导体层12。然后，使用具有小于半导体层12晶格参数的晶格参数的成分(element)，将应变半导体层14外延生长在半导体层12上。在由相对小尺寸的原子组成的外延层生长在由相对大尺寸的原子组成的半导体层12上的情形中，在小原子之间的晶格参数增加以形成应变结构。通常，半导体层12包括具有大于硅衬底10晶格参数的晶格参数的锗外延层，且半导体层14包括在锗层12上所生长的硅外延层。在此情形中，在半导体层14中的硅原子之间的距离增加以形成应变硅层。因为应变硅层的晶格参数大于硅衬底的晶格参数，所以应变硅层具有高于典型体硅的电荷迁移率和电导率(即，电流与电压的比)。参考图2，当半导体电路元件形成在包括如上所述的具有较高电荷迁移率和电导率的应变半导体层的衬底上的时候，需要更深的沟槽隔离结构16以防止电流泄漏和击穿电压的降低。然而，更深的沟槽隔离可妨碍用绝缘材料来填充沟槽，且由于沟槽结构的高纵横比在其中还会具有空隙。结果，会恶化器件的特性和可靠性。
技术实现思路
因此，本专利技术的一个目的是提供一种用于对在应变半导体层上所形成的电路元件进行电隔离的隔离结构，以及用于形成该隔离结构的方法。为实现以上目的，根据本专利技术的隔离结构的实施例包括衬底，包括具有第一晶格参数的第一半导体层，具有比第一晶格参数大的第二晶格参数的第二半导体层，以及应变半导体层；在衬底中的注入有第一导电型杂质的阱；多个隔离层，形成在应变半导体层和第二半导体层中，每个隔离层以预定距离彼此分离，由此限定有源区；以及多个穿通停止层(punch stop layer)，注入有第二导电型杂质，每个穿通停止层形成在每个隔离层之下。可形成隔离层以穿过第二半导体层，或者第二半导体层的一部分可保留在隔离层之下。另外，穿通停止层形成在隔离层之下的第一和第二半导体层中。另外，一种用于形成半导体器件的隔离结构的方法包括以下步骤在具有第一晶格参数的第一半导体层上形成具有第二晶格参数的第二半导体层，第二晶格参数大于第一晶格参数；在第二半导体层上形成应变半导体层；将第一导电型的杂质注入到包括第一半导体层、第二半导体层和应变半导体层的衬底中，由此形成阱；通过对应变半导体层和第二半导体层进行部分蚀刻来形成多个沟槽，每个沟槽以预定距离彼此分离；将第二导电型的杂质注入到在沟槽之下所暴露的衬底中以形成多个穿通停止层；以及利用绝缘材料来填充沟槽以形成限定有源区的多个隔离层。通过参考以下经常参照附图的对本专利技术的描述，本专利技术的这些和其他方面将变得明显。附图说明图1和2是图示根据传统技术的用于在应变半导体衬底中形成隔离结构的方法的横截面视图。图3是图示根据本专利技术的优选实施例的隔离结构的横截面视图。图4至6是图示根据本专利技术优选实施例的形成半导体器件的隔离结构的方法的横截面视图。具体实施例方式图3是图示根据本专利技术优选实施例的隔离结构的横截面视图。参考图3，根据本专利技术的隔离结构形成在半导体衬底中，该衬底包括第一半导体层50，在第一半导体层50上所形成的第二半导体层52，和在第二半导体层52上所形成的应变半导体层54。第一半导体层50包括具有第一晶格参数的硅衬底，且第二半导体层52可包括具有比硅晶格参数大的第二晶格参数的外延层(例如，锗层)。应变半导体层54可通过在锗层上的硅材料的外延生长来形成。可替换地，应变半导体层54可包括硅-锗外延层，其中硅与锗的浓度比向着其顶部逐渐增加。另外，衬底可进一步包括在硅外延层的应变半导体层54和第二半导体层52之间所插入的缓冲半导体层，其中缓冲半导体层可由硅-锗外延层形成。同样地，在硅-锗外延层的缓冲半导体层中，硅与锗的浓度比优选地向着其顶部逐渐增加。当硅外延层54和/或硅-锗缓冲外延层形成在相对较大晶格参数的锗半导体层52上的时候，硅和硅-锗外延层的晶格参数可被增加以形成应变半导体层。接着，n阱和/或p阱形成在包括第一半导体层50、第二半导体层52和应变半导体层54的衬底中。这里n阱和p阱可通过传统的离子注入工艺来形成。随后，隔离层64形成在应变半导体层54和第二半导体层52中以限定有源区。将第二半导体层52的一部分保留在隔离层64之下，如图3所示，或者隔离层64可通过半导体层65来与第一半导体层50接触。另外，穿通停止层62形成在每个隔离层64之下的第一半导体层50和第二半导体层52之中。穿通停止层62具有与n或p阱相反的导电类型。换句话说，在n阱中的穿通停止层使用p型杂质来形成，且在p阱中的穿通停止层使用n型杂质来形成。例如在n阱中的穿通停止层掺有硼(B)、镓(Ga)或铟(In)，且在p阱中的穿通停止层掺有磷(P)或砷(As)。根据本专利技术的上述隔离结构包括在隔离层64之下的穿通停止层62，以便隔离层64可被形成得比传统技术的隔离层更浅。因此，在将本专利技术应用到高度集成的半导体器件的情形中，其中形成隔离层的沟槽的纵横比可被显著减小。图4至6是根据本专利技术优选实施例的形成能够应用于应变沟道晶体管的隔离结构的方法的横截面视图。参考图4，具有第二晶格参数的第二半导体层52形成在具有第一晶格参数的第一半导体层50上。第二晶格参数大于第一晶格参数。例如第一半导体层50包括如典型半导体衬底的硅衬底，且第二半导体层52由具有大于硅材料的晶格参数的锗材料形成。应变半导体层54形成在第二半导体层52上，其中应变半导体层54可由具有与第一晶格参数相同的晶格参数的材料形成。例如应变半导体层54可通过在锗层上的硅的外延生长而形成。这里，缓冲层可插在硅层54和锗层52之间，其中硅的浓度比向着其顶部逐渐增加。优选地，应变层形成为合适的厚度以在其中形成沟道。使用典型的阱形成工艺，将n阱或p阱形成在包括第一半导体层50、第二半导体层2和应变半导体层54的衬底中。然后，应变半导体层54和第二半导体层52被部分蚀刻，由此形成沟槽58。特别地，用于沟槽的具有开口的掩模56形成在应变半导体层54上，并且然后使用掩模56作为蚀刻掩模，将应变半导体层54和第二半导体层52部分地蚀刻和去除，由此形成沟槽58。可形成沟槽58来暴露第一半导体层50。理想地，沟槽58被浅地形成以在沟槽58之下保留第二半导体层52的一部分，由此相对于传统技术每个沟槽的纵横本文档来自技高网...

【技术保护点】
一种半导体器件的隔离结构，包括：衬底，包括具有第一晶格参数的第一半导体层、具有比所述第一晶格参数大的第二晶格参数的第二半导体层、以及应变半导体层；在所述衬底中的注入有第一导电型杂质的阱；多个隔离层，形成在所述应变半导 体层和第二半导体层中，每个隔离层以预定距离彼此分离，由此限定有源区；以及多个穿通停止层，注入有第二导电型的杂质，每个穿通停止层形成在每个隔离层之下。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丁明镇，
申请(专利权)人：东部电子株式会社，
类型：发明
国别省市：KR[韩国]