CMOS图像传感器及其制造方法技术

公开了一种ＣＭＯＳ图像传感器及其制造方法。该方法包括下列步骤：在半导体基片上形成隔离层以限定包括光电二极管区和晶体管区的有源区；在所述晶体管区上形成栅，包括栅绝缘层和其上的栅电极；在所述栅电极的侧面上形成绝缘侧壁；按相继顺序在所述半导体基片的整个表面上形成下绝缘层和上绝缘层；移除除了所述光电二极管区以外的区中的上和下绝缘层；在所述半导体基片的整个表面上形成金属层；并且将所述半导体基片退火以选择性地在所述半导体基片的表面上形成自对准硅化物层。

【技术实现步骤摘要】

本专利技术涉及一种图像传感器，更具体地，涉及一种互补金属氧化物半导体(CMOS)图像传感器及其制造方法。
技术介绍
常规地，作为一种半导体器件的图像传感器将光图像转换为电信号，通常可分类为电荷耦合器件(CCD)和CMOS图像传感器。CCD包括布置为矩阵形式的多个光电二极管，以将光信号转换为电信号；形成在所述光电二极管之间的多个竖直电荷耦合器件(VCCD)，以在竖直方向上传输产生在每个光电二极管中的电荷；多个水平电荷耦合器件(HCCD)，用于在水平方向上传输从每个VCCD传输的电荷；以及感测放大器，用于感测在水平方向传输的电荷以输出电信号。众所周知，CCD具有复杂的工作机构以及高功率消耗。另外，其制造方法也很复杂，因为在其制作中需要多个步骤的光刻法工艺。特别地，难以将CCD与如控制电路、信号处理电路、模拟/数字转换器等的其它器件集成在单个芯片中。CCD的这些缺点可能阻碍包含CCD的产品的微型化。为了克服CCD的上述缺点，CMOS图像传感器最近发展为下一代图像传感器。CMOS图像传感器通常包括通过CMOS制作技术形成在半导体基片中的MOS晶体管。在CMOS图像传感器中，MOS晶体管相关于单位像素的数目、连同如控制电路、信号处理电路等的外围电路一起形成。CMOS图像传感器采用MOS晶体管依次检测每个像素的输出的切换模式。更具体地，CMOS图像传感器在每个像素中包括光电二极管和MOS晶体管，因此以切换模式依次检测每个像素的电信号以表示给定的图像。CMOS图像传感器具有如低功率消耗和相对简单的制作工艺的优点。另外，CMOS图像传感器可与控制电路、信号处理电路、模拟/数字转换器等集成，因为这些电路可使用CMOS制造技术来制造，其使产品能够微型化。CMOS图像传感器广泛使用在如数字静态照相机、数字摄像机等的各种应用中。同时，根据单位像素中晶体管的数目，CMOS图像传感器还可分类为3T、4T、5T类型等。所述3T类型的CMOS图像传感器包括1个光电二极管和3个晶体管，且4T类型包括1个光电二极管和4个晶体管。此处，3T类型CMOS图像传感器的电路图和单位像素布局配置如下。图1为常规CMOS图像传感器的电路图，且图2所示为常规3T类型CMOS图像传感器中的单位像素的布局。如图1所示，常规3T类型CMOS图像传感器的单位像素包括1个光电二极管PD和3个NMOS晶体管T1、T2和T3。光电二极管PD的阴极连接到第一NMOS晶体管T1的漏和第二NMOS晶体管T2的栅。特别地，第一和第二NMOS晶体管T1和T2的源连接到用于供应标准电压的供应端子(VR)，且第一NMOS晶体管T1的栅连接到用于供应复位信号的复位端子。另外，第三NMOS晶体管T3的源连接到第二NMOS晶体管T2的漏，且第三NMOS晶体管T3的漏通过单个线连接到检测电路(未示出)。此外，第三NMOS晶体管T3的栅连接到选择信号线SLCT。一般而言，第一NMOS晶体管T1称为复位晶体管Rx，第二NMOS晶体管T2称为驱动晶体管Dx，且第三NMOS晶体管T3称为选择晶体管Sx。如图2所示，在常规3T类型CMOS图像传感器中，一个光电二极管20形成在被限定的有源区10的一大部分中，且第一到第三晶体管的3个栅电极30、40和50分别形成为重叠在有源区10的其它部分中。第一栅电极30构成复位晶体管Rx。第二栅电极40构成驱动晶体管Dx。第三栅电极50构成选择晶体管Sx。此处，掺杂剂离子被注入其中形成有每个晶体管的有源区10，除了每个栅电极30、40和50下面的有源区部分，以形成每个晶体管的源和漏区。此处，供应电压Vdd施加于复位晶体管Rx与驱动晶体管Dx之间的源/漏区，且形成在选择晶体管Sx的一侧的源/漏区连接到检测电路(未示出)。在上述CMOS图像传感器的结构中，反向偏置施加于光电二极管PD，从而导致其中电子由光产生的耗尽层。当复位晶体管Rx关断时，所产生的电子降低驱动晶体管Dx的电势。驱动晶体管电势的降低从复位晶体管Rx的关断开始持续进行，从而导致电势差。图像传感器可通过将所述电势差作为一个信号检测来操作。图3a到3g是考虑了图2中的A-A′线依次图示了用于制造CMOS图像传感器的常规方法的横截面视图。如图3a所示，使用外延工艺，低浓度P型外延层62形成在高浓度P++型半导体基片61上。此处，外延层62作用为在光电二极管区中形成深的和宽的耗尽区。因此，可以改善低电压光电二极管的聚集光电子的能力，且还可以改善光灵敏度。随后，在半导体基片61上限定有源区和隔离区之后，使用浅沟槽隔离(STI)工艺或硅的局部氧化(LOCOS)工艺，隔离层63形成在隔离区中。接下来，栅绝缘层64和导电层(例如，重掺杂的多晶硅层)以相继顺序沉积在外延层62的整个表面上。使用光刻法和蚀刻工艺，传导层和栅绝缘层64被选择性地图案化，从而形成栅电极65。栅绝缘层64可使用热氧化工艺或化学汽相沉积(CVD)工艺形成。参考图3b，第一光致抗蚀剂层66施加于包括栅电极65的半导体基片61的整个表面之上，且然后它使用曝光和显影工艺来图案化，从而覆盖光电二极管区并暴露其中将形成源/漏区的晶体管区。使用第一光致抗蚀剂图案66作为掩模，低浓度N型掺杂剂离子被注入所暴露的晶体管区以形成低浓度N型扩散区67。如图3c所示，在移除第一光致抗蚀剂图案66之后，第二光致抗蚀剂层68施加于半导体基片61之上，且然后它使用曝光和显影工艺来图案化，从而暴露光电二极管区。然后，使用第二光致抗蚀剂图案68作为掩模，低浓度N型掺杂剂离子被注入光电二极管区，从而形成低浓度N型扩散区69。此处，使用较高的注入能量，低浓度N型扩散区69优选地以大于低浓度N型扩散区67的扩散深度的扩散深度来形成。如图3d所示，在移除第二光致抗蚀剂图案68之后，绝缘层形成在基片61的整个表面之上。然后，在绝缘层上执行回蚀刻工艺以在栅电极65的两侧面上形成绝缘侧壁70。连续地，第三光致抗蚀剂层71形成在基片61的整个表面之上，且然后它使用曝光和显影工艺来图案化，以覆盖光电二极管区并暴露晶体管源/漏区。使用第三光致抗蚀剂图案71作为掩模，高浓度N型掺杂剂离子被注入源/漏区以形成高浓度N型扩散区72，即N+型扩散区。如图3e所示，用于非自对准硅化物(NSAL)处理的TEOS(原硅酸四乙酯Tetra Ethyl Ortho Silicate)氧化物层80以1000的厚度沉积在半导体基片61的整个表面上。然后，第四光致抗蚀剂层82施加于基片61的整个表面之上，且然后它使用曝光和显影工艺来图案化，以覆盖光电二极管区并暴露每个晶体管的源/漏区。使用湿蚀刻或干蚀刻工艺，通过第四光致抗蚀剂图案82暴露的TEOS层80的一部分被移除，然后所述基片被清洁或漂洗。如图3f所示，清洁基片61之后，使用物理汽相沉积(PVD)或化学汽相沉积(CVD)工艺，包括如镍等的金属材料的金属层84沉积在基片61的整个表面上。然后，如图3g所示，半导体基片61经历自对准硅化物工艺，从而在栅电极65上以及其中形成有N+型扩散区72的所述基片的部分上选择性地形成自对准硅化物层73。在上述常规CMOS图像传感器中，要求不在光电二极管区上形成自对准硅化物层，因为自对准硅化物层反射光。光电二极管本文档来自技高网...

【技术保护点】
一种用于制造ＣＭＯＳ图像传感器的方法，包括下列步骤：在半导体基片上形成隔离层以限定包括光电二极管区和晶体管区的有源区；在所述晶体管区上形成栅，包括栅绝缘层和其上的栅电极；在所述栅电极的侧面上形成绝缘侧壁；按相 继顺序在所述半导体基片的整个表面上形成下绝缘层和上绝缘层；移除除了所述光电二极管区以外的所述基片的区上的上和下绝缘层；在所述半导体基片的整个表面上形成金属层；并且将所述半导体基片退火以选择性地在所述半导体基片的表面上 形成自对准硅化物层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金唇翰，
申请(专利权)人：东部电子株式会社，
类型：发明
国别省市：KR[韩国]