图像感测元件及其制作方法技术

提供一基底，于该基底内形成多个浅沟隔离，用以隔离并定义出多个有源区域，各该有源区域内分别包括有一光感测区，于该些光感测区内分别形成一光电二极管后即进行一局部硅氧化（ＬＯＣＯＳ）工艺，以形成一局部硅氧化绝缘层。随后，于该些有源区域内分别形成一晶体管的栅极，且该栅极覆盖部分该局部硅氧化绝缘层，最后于该基底中形成多个掺杂区。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种使用钳制型光电二极管(Pinned photodiode，PPD)的互补式金属氧化物半导体晶体管图像传感器及其制作方法。
技术介绍
互补式金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)图像传感器(image sensor)是采用传统的CMOS电路工艺制作，具有制作成本较低以及元件尺寸较小的优点；此外，CMOS图像传感器还具有高量子效率(quantum efficiency)以及低噪声(read-out noise)等优势，因此，CMOS图像传感器已臻普遍的固态图像感测元件而取代电荷耦合装置(charge-coupled device，CCD)。CMOS图像感测元件是藉由一光电二极管所产生的光电流来处理信号数据，例如光电二极管于受光状态所产生的光电流(light current)代表信号(signal)，而光感测区于不受光状态所产生的暗电流(dark current)则代表噪声(noise)。由于暗电流的存在会降低CMOS图像感测元件对明暗的区分能力，因此如何避免暗电流的产生进而影响CMOS图像感测元件的性能与表现，乃业者致力解决的一课题。一般而言，暗电流是与CMOS图像感测元件工艺中因蚀刻所引起的表面缺陷、等离子体缺陷、晶片不纯物等有关。例如，CMOS图像感测元件的光电二极管制作完成后，其表面容易因后续制作其他元件所需的等离子体蚀刻(plasma etching)造成缺陷(defect)，而产生暗电流。因此，现有技术已提供多种方法用以降低光感测区暗电流的产生。请参阅图1，图1是一现有的CMOS图像感测元件的示意图。如图1所示，图像感测元件100包括一光电二极管，其是由一P型井102与一N型重掺杂区104所形成，且该光电二极管是藉由一N型轻掺杂区106与一栅极108相连接；此外，N型轻掺杂区106、栅极108与另一N型轻掺杂区110构成一场效应晶体管(filedeffect transistor)。现有技术是提供一场氧化层(Field oxide，FOX)112，例如一局部硅氧化绝缘层(Local oxidation of silicon isolation layer)，作为一介电隔绝物质，用以隔绝光电二极管与其他元件相接触而发生短路；并覆盖部分光电二极管，以期保护该光电二极管的表面不于其他工艺中受到破坏。请参阅图2，图2是美国专利第6,462,365号所揭示的CMOS图像感测元件的示意图。其揭示一CMOS图像感测元件200，其光电二极管202的大部分表面是被一场氧化层，如一局部硅氧化绝缘层204所覆盖；而其未被局部硅氧化绝缘层204覆盖的剩余部分则为一栅极206所覆盖。因为光电二极管202的表面是全部被覆盖，其表面受损的机率可大幅降低，故因工艺中造成的表面缺陷所导致的暗电流可明显减少。除此之外，美国专利第6,462,365号专利亦揭示此局部硅氧化绝缘层204可由一浅沟隔离(shallowtrench isolation，STI)取代。但是，由于LOCOS工艺中产生的局部硅氧化绝缘层所占据芯片的面积较大，作为隔绝光电二极管与其他元件之用时，容易占据了芯片可用的空间，而降低对CMOS图像感测元件集成度的要求，更导致成本增加的问题；而采用STI作为隔绝与保护光电二极管之用时，又涉及光电二极管硅基底的沟渠蚀刻深度、氧化层的填充，以及化学机械抛光(CMP)的平坦化工艺等复杂工艺，其工艺整合的困难度比起LOCOS工艺增加许多，而且在蚀刻浅沟时亦可能会对光电二极管所在的硅基底所造成损坏。
技术实现思路
因此，本专利技术于此提供一，以提供可有效保护光电二极管表面并降低暗电流产生的图像感测元件。根据本专利技术，提供一种图像感测元件的制作方法，首先提供基底，于该基底内形成多个浅沟隔离，用以隔离并定义出多个有源区域(active areas)，且各该有源区域内分别包括有光感测区(photo sensing region)，随后进行局部硅氧化(Local oxidation of silicon，LOCOS)工艺，以于该些光感测区内的基底表面分别形成局部硅氧化绝缘层。接下来，于该些有源区域内分别形成晶体管的栅极，且该栅极覆盖部分该局部硅氧化绝缘层，最后于该基底中形成多个掺杂区。另外，根据本专利技术，提供一种图像感测元件，其包括有基底、用以定义有源区域以及用以电性隔离该基底上电子元件的浅沟隔离、设置于该有源区域内的基底中的光电二极管、覆盖于该光电二极管的表面，用以保护该光电二极管的局部硅氧化绝缘层、设置于该有源区域内的该基底表面，且覆盖部分该局部硅氧化绝缘层的栅极、以及设置于该基底中的掺杂区。由于本专利技术的浅沟隔离与局部硅氧化绝缘层是分开制作；且浅沟隔离是作为各有源区域的电性隔离之用，而局部硅氧化绝缘层则作为光电二极管的保护层以及栅极的栅极绝缘(gate insulator)层，故本专利技术可于不影响CMOS图像感测元件集成度要求的条件下，提供一保护光电二极管表面免受工艺破坏，而可有效降低暗电流发生的图像感测元件。更甚者，由于根据本专利技术所提供的制作方法所形成的栅极氧化层具有不同厚度，因此还提供一有效关闭栅极的机制，而可更降低暗电流的发生。附图说明图1是一现有的CMOS图像感测元件的示意图；图2是美国专利第6,462,365号所揭示的CMOS图像感测元件的示意图；图3至图10是根据本专利技术所提供的图像感测元件的制作方法的一优选实施例示意图；图11至图17是根据本专利技术所提供的图像感测元件的制作方法的另一优选实施例示意图。主要元件符号说明100 CMOS图像感测元件102 P型井104 N型重掺杂区 106 N型轻掺杂区108 栅极110 N型轻掺杂区112 局部硅氧化绝缘层200 CMOS图像感测元件202 光电二极管204 局部硅氧化绝缘层206 栅极300 基底302 图案化硬掩模层304 浅沟306 介电层310 浅沟隔离320 有源区域322 光感测区330 光电二极管 332 重掺杂层334 轻掺杂层340 局部硅氧化绝缘层342 氧化层350 栅极360 轻掺杂区362 重掺杂区400 基底402 图案化硬掩模层404 浅沟410 浅沟隔离420 有源区域422 光感测区430 光电二极管 432 重掺杂层434 轻掺杂层440 局部硅氧化绝缘层442 氧化层 450 栅极460 轻掺杂区462 重掺杂区具体实施方式请参阅图3至图8，图3至图8是根据本专利技术所提供的图像感测元件的制作方法的一优选实施例示意图。如图3所示，首先提供一基底300，并于基底300的表面形成一图案化硬掩模层302，例如包括有一垫氧化层(padoxide)以及一氮化硅层(silicon nitride layer)的复合层，用以定义出一浅沟隔离310(示于图5)的位置。接下来进行一干蚀刻工艺，蚀刻未被图案化硬掩模层302覆盖的基底300，以形成一深度约为3000至4000埃(angstrom)的浅沟304。请参阅图4与图5。接着利用热氧化、旋转涂布(SOG)或化学气相沉积(che本文档来自技高网...

【技术保护点】
一种图像感测元件的制作方法，包括：提供基底；于该基底内形成多个浅沟隔离，用以隔离并定义出多个有源区域，且该些有源区域内分别包括光感测区；进行局部硅氧化工艺，以于该些光感测区内的基底表面分别形成局部硅氧化绝缘层；　 　于该些有源区域内分别形成晶体管的栅极，且该栅极覆盖部分该局部硅氧化绝缘层；以及于该基底中形成多个掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：施俊吉，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]