影像感测元件制造技术

本实用新型专利技术揭露一种影像感测元件，其特征在于，该元件包括：基底；光感测区，位于该基底中；介电保护层，位于该光感测区上，以作为该光感测区的保护层；栅极绝缘层，位于该基底上，邻接该介电保护层；栅极，位于该栅极绝缘层上，其一侧跨至该介电保护层的一部分上；及掺杂区，位于该基底中。主要是在ＭＯＳ的栅极形成前先形成一介电保护层于光感测区上，因此在接下来形成ＭＯＳ构件过程中，可避免光感测区因等离子体或蚀刻所产生的表面伤害，改善暗电流产生的现象。所以，栅极有一部分是层叠在介电保护层的上方。同时由于光感测区表面平整，而具有良好的性能。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种影像传感器，特别是涉及一种使用感光二极管的互补式金氧半导体晶体管影像传感器。
技术介绍
互补式金氧半导体晶体管影像传感器(CMOS image sensor，CIS)和电荷耦合装置(charge-coupled devices，CCDs)都是现有技术中常用来将光转换为电子信号的光学电路元件，两者的应用范围皆很广泛，包括有扫描仪、摄影机、以及照相机等等，但是因为载子耦合装置受限于价位高以及体积大的问题，所以目前市面上以互补式金氧半导体晶体管影像传感器较为普及。互补式金氧半导体晶体管影像传感器，是以传统的半导体工艺制作，因此可以大幅减少所需成本及元件尺寸，目前大致分为线型、面型两种，而线型互补式金氧半导体晶体管影像传感器以应用在扫瞄器等产品为主，面型互补式金氧半导体晶体管影像传感器则以应用在数字相机等产品为主。对于CMOS影像感测元件的性能而言，暗电流是重要指标，希望不存在。暗电流与制造期间发生的浅沟槽隔离结构(STI)(或局部硅氧化(LOCOS))引起的缺陷、等离子体缺陷、晶片不纯物等等有关。例如，CMOS影像感测元件的感光二极管层于等离子体蚀刻工艺期间易受损坏，因此产生暗电流。美国专利第6,906,364号揭示一种CMOS影像感测元件的结构以减少暗电流的产生，其包括一感光二极管感测区、一晶体管区元件、一自对准区块(self-aligned block)、及一保护层。感光二极管感测区及晶体管元件区形成于基底中，自对准区块形成于感光二极管感测区上。保护层形成于整个基底上，覆盖自对准区块。如此感光二极管感测区可于后续的后段工艺中受到保护而免于损坏，以减少暗电流产生。然而，栅极于保护层形成之前所形成，感光二极管感测区于使用等离子体蚀刻工艺形成栅极期间仍有受损的风险。因此，仍需要一种具有更少量暗电流的影像感测元件，及其制法。
技术实现思路
本技术的一目的是提供一种影像感测元件，其具有改善的暗电流现象。本技术的另一目的为提供一种制造影像感测元件的方法，以制得具有改善的暗电流的影像感测元件。依据本技术的影像感测元件包括一基底、一光感测区、一介电保护层、一栅极绝缘层、一栅极、及一掺杂区。光感测区是位于基底中。介电保护层是位于光感测区上，以作为光感测区的保护层。栅极绝缘层是位于基底上，邻接介电保护层。栅极是位于栅极绝缘层上，其一侧跨至介电保护层的一部分上。掺杂区是位于基底中。依据本技术的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区于基底中。其次，形成一介电保护层于光感测区上。然后，形成一栅极绝缘层于基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的一侧延伸至介电保护层的一部分上。最后，分别于栅极的另一侧的基底中形成一掺杂区及于光感测区形成一感光层。于本技术的另一方面，依据本技术的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区于基底中。接着，形成一介电保护层于光感测区上。于光感测区形成一感光层。然后，形成一栅极绝缘层于基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的一侧延伸至介电保护层的一部分上。最后，于栅极的另一侧的基底中形成一掺杂区。于本技术的再另一方面，依据本技术的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区及一栅极区于基底中，其中栅极区被光感测区围绕。其次，形成一介电保护层于光感测区上。于栅极区的基底中形成一掺杂区。接着，形成一栅极绝缘层于栅极区的基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的侧边延伸至介电保护层的一部分上。最后，于光感测区中形成一感光层。于本技术的又另一方面，依据本技术的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区及一栅极区于基底中，其中栅极区被光感测区围绕。其次，形成一介电保护层于光感测区上。分别于光感测区中形成一感光层及于栅极区的基底中形成一掺杂区。接着，形成一栅极绝缘层于栅极区的基底上并邻接介电保护层。最后，形成一栅极于栅极绝缘层上并且使栅极的侧边延伸至介电保护层的一部分上。依据本技术的影像感测元件，先于光感测区上形成一介电保护层做为保护层，再于基底上形成栅极，尤其是所形成的栅极的一侧边跨至介电保护层的一部分上。因此，此介电保护层可保护光感测区的感光层，可减少感光层于以等离子体进行光致抗蚀剂去除、栅极蚀刻、及间隙壁蚀刻时所造成的损坏，而改善暗电流。此外，于本技术的另一具体实施例中，使栅极尽量不接触STI边界而位于光感测区包围的区域内，如此不会受到STI诱发的缺陷的影响，可降低漏电流(即，暗电流)。再者，栅极不接触STI边界时，则不会有STI窄宽度效应，就不会在栅极下方造成一遮障，而影响光感测区的电荷传出。因此，依据本技术的影像感测元件可具有良好的性能。附图说明图1显示依据本技术的影像感测元件的一具体实施例的顶视示意图。图2显示沿着图1所示的AA’线段的剖面示意图。图3显示依据本技术的影像感测元件的另一具体实施例的顶视示意图。图4显示沿着图3所示的AA’线段的剖面示意图。图5至8显示依据本技术的影像感测元件的制造方法的一具体实施例。图9至13显示依据本技术的影像感测元件的制造方法的另一具体实施例。图14至15显示依据本技术的影像感测元件的制造方法的又一具体实施例。图16显示依据本技术的影像感测元件的制造方法的又另一具体实施例。简单符号说明20、50基底 21 浅沟槽隔离结构22、52光感测区 23、31、33 光致抗蚀剂层24、54介电保护层26、56 栅极绝缘层 27离子注入28、58栅极29离子注入30、60掺杂区32、62感光层 34、64轻掺杂层30a、34a 轻掺杂区35轻离子注入36、66重掺杂层38、68氧化硅层40、70氮化硅层42间隙壁具体实施方式请参阅图1及2，图2是图1中沿着AA’线段的剖面图。依据本技术的影像感测元件可为CMOS影像感测元件，包括一基底20、一光感测区22、一介电保护层24、一栅极绝缘层26、一栅极28、及一掺杂区30。此影像感测元件以浅沟槽隔离结构21与其它元件隔离。依据本技术的影像感测元件亦适用其它方式例如LOCOS的隔离。基底20可为p型或n型半导体基底。光感测区22是位于基底20中。光感测区22可包括一感光层32，为感光材料，例如，当基底20为p型基底时，感光层32可包括一n型轻掺杂层34及一p型重掺杂层36。PIN(p型-本质-n型)感光二极管、APD感光二极管、或其它一般的感光二极管均可作为感光层，但不限于此。介电保护层24是位于光感测区22，例如位于感光层32之上，以作为光感测区22的保护层。介电保护层可为单层或多层介电层。单层介电层可为例如氧化硅层等介电材料层。多层介电层可为例如一层氧化硅层38及一层氮化硅层40位于该氧化硅层上，或是交替堆栈的多层氧化硅层及多层氮化硅层。介电保护层是作为保护光感测区以免于后续工艺例如等离子体工艺中受到损坏，介电保护层的厚度可为不影响透光而可达保护功能的厚度，优选总厚度不大于约1000。例如使用氧化硅层时，其厚度可为50至1000。而氮化硅本文档来自技高网...

【技术保护点】
一种影像感测元件，其特征在于，该元件包括：　　　　基底；　　　　光感测区，位于该基底中；　　　　介电保护层，位于该光感测区上，以作为该光感测区的保护层；　　　　栅极绝缘层，位于该基底上，邻接该介电保护层；　　　　栅极，位于该栅极绝缘层上，其一侧跨至该介电保护层的一部分上；及　　　　掺杂区，位于该基底中。

【技术特征摘要】
1.一种影像感测元件，其特征在于，该元件包括基底；光感测区，位于该基底中；介电保护层，位于该光感测区上，以作为该光感测区的保护层；栅极绝缘层，位于该基底上，邻接该介电保护层；栅极，位于该栅极绝缘层上，其一侧跨至该介电保护层的一部分上；及掺杂区，位于该基底中。2.如权利要求1所述的影像感测元件，其特征在于，该光感测区包括一感光层，及该介电保护层是位于该感光层上，以作为保护层。3.如权利要求1所述的影像感测元件，其特征在于，该介电保护层包括多层介电层。4.如权利要求3所述的影像感测元件，其特征在于，该多层介电层包括一层氧化硅层及一层氮化硅层位于该氧化硅层上。5.如权利要求3所述的影...

【专利技术属性】
技术研发人员：高境鸿，
申请(专利权)人：联华电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]