半导体装置及影像感测装置制造方法及图纸

一种半导体装置及影像感测装置，该半导体装置包含：具有一前表面及一后表面的一半导体基材；形成于基材上的元件；形成于基材的前表面上的互连金属层，包含一最高互连金属层；一内金属介电层，供绝缘位于其中的多个互连金属层中的每一个；以及位于内金属介电层中的一接合垫，接合垫与除了最高互连金属层之外的互连金属层之一接触。

【技术实现步骤摘要】

本专利技术一般涉及半导体装置，尤其是涉及具有嵌入式接合垫的影像感测器。
技术介绍
在半导体技术中，影像感测器被用来感测朝一半导体基材投影的曝光体积。互补金属氧化半导体(CMOS )影像感测器(CIS )及 电荷耦合装置(CCD )感测器已广泛用于各种应用中，如数字静态 相机(digital still camera)应用。这些装置4吏用一〗象素阵列或感光 元件(包含光电二极管及晶体管)收集光能以将影像转换为电子信 号。为了捕捉彩色数据，影像感测器可使用一滤光层，以及多个不 同的滤光片(如红、绿及蓝)，且设置使得入射光透过微透镜直接 穿过滤光片。滤光片及孩i透^;形成于影l象感测器的上表面上。然而，接合垫也形成在接近影像感测器的上表面附近，供晶片 封装期间晶圆级测试及打线的^f吏用。因此，接合垫的4仑廓或形状可 对形成滤光层及微透境的制程有不良的影响。再者，接合垫的厚度 增加了光必经以达到像素的距离，因此可使影像感测器的感光性衰退。
技术实现思路
因此，本专利技术提供一种半导体装置，包含具有一前表面及一 后表面的半导体基材；形成于基材上的多个元件；形成于基材的前表面上的多个互连金属层，包含一最高互连金属层； 一内金属介电 层，供隔离位于其中的多个互连金属层中的每一个；以及位于内金 属介电层中的一接合垫，接合垫与除了最高互连金属层之外的多个 互连金属层之一4妄触。在一些实施例中，多个互连金属层之一通过 一介层与最高金属层耦合。在一些其他实施例中，半导体装置还包 含 一保护层，形成于最高互连金属层及内金属介电层上，该保护 层部分环绕接合垫； 一滤光片阵列，形成于保护层上，每一滤光片 允许光辐射波长达到至少一元件；以及一微透镜阵列，形成于滤光 片阵列上，每一微透镜适于导引光辐射达到至少一滤光片。每一元 件包含一感光元件。在一些实施例中，半导体装置还包含与4姿合垫接触的一打线组 件。在一些其他实施例中，半导体装置还包含 一深侧壁，与接合 垫接触； 一焊接罩，形成于基材的侧壁及后表面上；以及一第二接 合垫，位于覆盖基材后表面的焊接罩中，第二接合垫与侧壁电性耦 合。在一些实施例中，第二接合垫包含一焊球垫。在另一些实施例 中，接合垫包含铝、铝合金、铜、铜合金或其组合。在其他实施例 中，4妄合垫具有一平坦的上表面。在一些实施例中，4妄合垫具有的 厚度大于或等于约l)im。再者，本专利技术提供一种半导体装置，包含具有一前表面及后 表面的半导体基材；多个光装置，形成于基材的前表面上；多个金 属层，包含一最高金属层，形成于基材的前表面上； 一内金属介电 层，供隔离位于其中的多个金属层中的每一个； 一保护层，形成于 最高金属层及内金属介电层上；以及一接合垫，部分嵌入保护层及 内金属介电层中，接合垫与除了最高金属层之外的多个金属层之一 直接接触。接合垫的一表面与保护层的一表面共平面。在一些实施 例中，半导体装置还包含 一滤光层，形成于保护层上，该滤光层适合过滤通过的一光辐射波长达到多个光装置；以及一微透镜，形 成于滤光层上，该^:透镜适于导引光辐射达到滤光层。在一些其他的实施例中，半导体装置还包含一打线组件，形成 于接合垫上。在其他的实施例中，接合垫具有的厚度大于或等于约 1 pm。在另外的其l也实施例中，半导体装置还包含 一深侧壁，与 接合垫直接接触，且延伸跨过基材的一后表面的一部分； 一焊接罩， 形成于深侧壁及基材的后表面上；以及一焊球，部分位于覆盖基材 后表面的焊接罩上，焊球与延伸跨过部分的基材后表面的深侧壁直 接接触。在一些实施例中，最高金属层与直接接触接合垫的多个金 属层之一电性耦合。在一些其他实施例中，接合垫包含铝、铝合金、 铜、铜合金或其组合。本专利技术还提供一种影像感测装置，包含 一基材，具有一前表 面及一后表面；多个感光元件，形成于基材上；多个互连金属层， 形成于多个感光元件上； 一内金属介电层，隔离位于其中的多个互 连金属层中的每一个； 一保护层，形成于多个互连金属层上； 一滤 光层，形成于保护层上，该滤光层允许光辐射波长通过而达到多个 感光元件之一；多个微透镜，形成于滤光层上；以及一接合垫，嵌 在保护层及内金属介电层中，接合垫与除了最高互连金属层之外的 多个互连金属层之一直接接触。在一些实施例中，影〗象感测装置还包含4妄触4妄合垫的一打线组 件。在一些实施例中，影像感测装置还包含一侧壁组件，与接合垫 接触，且延伸至基材的后表面； 一焊接罩，形成覆盖侧壁组件及基 材的后表面；以及一第二接合垫，部分位于覆盖基材后表面的焊接 罩中，第二接合垫与侧壁组件电性耦合。在一些其他实施例中，最 高互连金属层与直接接触接合垫的多个互连金属层之一电性耦合。附图i兑明本专利技术的目的可通过以下详细i兌明及4半随图式的解读而有最 佳的理解。在此须强调的是根据工业标准程序，各种特征并非依尺 寸绘制。事实上，各种特征的尺寸可任意地增加或减小以提供清楚 的描述。附图说明图1为具有多个感光元件的一半导体装置的剖面图。图2为制作实施本专利技术目的的一半导体装置的方法流程图。图3A至图3H为将根据图2的方法制造半导体装置的剖面图。图4为一半导体装置的剖面图，此半导体装置为图3的半导体 装置的另一实施例。图5为制造一半导体装置的方法流程图，此半导体装置为图2 的半导体装置的另 一 实施例。图6A至6C为根据图5的方法制造的半导体装置的剖面图。具体实施例方式在此需理解的是以下的公开提供不同的实施例或例示，以实现 本专利技术的不同特征。部件及排列的特定例示说明于下，以简化本发 明。这些当然只是例示且意图非以此为限。再者，本专利技术可在各种 例示中重复元件符号和/或文字。此重复是为了简化及清楚说明，且 非规定其本身在各种实施例和/或讨论的配置之间有关联。再者，一 第一特征形成覆盖或于其后描述的一第二特征上，可包含第 一及第 二特征直接接触形成的实施例，且也可包含额外的特征形成介于第 一及第二特征之间的实施例，使得第一及第二特征可未直接接触。参考图1，说明具有形成于一半导体基材110上的多个感光元 件的一半导体装置100的剖面图。半导体基材IIO可包含一硅基材 于一多晶石圭结构中。此基材110也可包含其他元素半导体(elementary semiconductor ), i口锗。jt匕夕卜，基才才110也可以选择寸生 地包含一化合物半导体，如碳化硅、砷化镓、砷化铟及磷化铟。基 材110还选择性地包含由磊晶长成制程所形成的一蟲晶层(epilayer )。感光元件可由7>知的CMOS制程4支术来形成。在揭示的实施例 中，感光元件可配置为一主动式i象素，包含一光电二才及管112、 114、 116及至少一晶体管122、 124、 126。光电二才及管112、 114、 116可包含一针钉层(pinned layer)光电二极管，供吸收光辐射并产生经 收集和累积的光电荷或光电子。晶体管122、 124、 126可配置以读 出产生的光电子并将它们转换为一电子信号。再者，半导体装置100 可还包含可提供感光元件之作业环境的各种主动式及被动式微电 子元件128。可以理解的是其他的感光元件配置也可实行。举例来 说，感光元件可配置为一 4T主动式4象素，包含一光电二极管及四 个晶体管本文档来自技高网...

【技术保护点】
一种半导体装置，包含：　一半导体基材，具有一前表面及一后表面；　多个元件，形成于所述基材上；　多个互连金属层，形成于所述基材的前表面上，包含一最高互连金属层；　一内金属介电层，供绝缘位于其中的所述多个互连金属层中的每 一个；以及　一接合垫，位于所述内金属介电层中，所述接合垫与除了最高互连金属层之外的所述多个互连金属层之一接触。

【技术特征摘要】
US 2007-8-8 11/835,8141. 一种半导体装置，包含一半导体基材，具有一前表面及一后表面；多个元件，形成于所述基材上；多个互连金属层，形成于所述基材的前表面上，包含一最高互连金属层；一内金属介电层，供绝缘位于其中的所述多个互连金属层中的每一个；以及一接合垫，位于所述内金属介电层中，所述接合垫与除了最高互连金属层之外的所述多个互连金属层之一接触。2. 根据权利要求1所述的装置，其中所述多个互连金属层之一通 过一介层与所述最高金属层耦合。3. 根据权利要求2所述的装置，还包含一保护层，形成于所述最高互连金属层及所述内金属介 电层上，所述保护层部分围绕所述接合垫；一滤光片阵列，形成于所述保护层上，每一滤光片允许 光辐射波长达到至少一元件；以及一微透镜阵列，形成于所述滤光片阵列上，每一微透镜 适合导《1光辐射达到至少 一 滤光片；其中，每一所述元件包含一感光元件。4. 根据权利要求2所述的装置，还包含一深侧壁，与所述4秦合垫4妄触；焊4妄罩，形成于所述深侧壁及所述基材的后表面上；以及一第二接合垫，部分位于覆盖所述基材的后表面上的所 述焊接罩中，所述第二接合垫与所述深侧壁电性耦合。5. 根据权利要求1所述的装置，其中所述接合垫具有一平坦上表 面。6. —种半导体装置，包含一半导体基材，具有一前表面及一后表面；多个光装置，形成于所述基材的前表面上；多个金属层，形成于所述基材的前表面上，包含一最高 金属层；一内金属介电层，供绝》彖位于其中的所述多个金属层中 的每一个；一保护层，形成于所述最高金属层及所述内金属介电层 上；以及一接合垫，部分...

【专利技术属性】
技术研发人员：谢元智，刘世昌，傅士奇，许慈轩，喻中一，萧国裕，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]