基于双层纳米硅结构的半导体非挥发性浮栅存储器，以ｐ型硅（电阻率为１－１０Ω.ｃｍ）作为衬底（２０），源漏极（２２、２８）在衬底的两侧，在衬底上先设有第一层隧穿介质层形成的ＳｉＯ↓［２］层（２３），厚度为１－２ｎｍ或ＳｉＮｘ层，厚度为３－５ｎｍ；然后是第一纳米Ｓｉ层（２４），晶粒尺寸为２－７ｎｍ；衬底上第二层隧穿介质层亦为ＳｉＯ↓［２］层（２６），厚度为１－２ｎｍ或ＳｉＮｘ层，厚度为３－５ｎｍ；然后是第二纳米Ｓｉ层，晶粒尺寸为２－７ｎｍ；第二纳米Ｓｉ层上淀积形成控制氮化硅介质层，厚度为８－２０ｎｍ；氧化硅或氮化硅介质层上是多晶硅栅。
【技术实现步骤摘要】
本专利技术涉及一种基于纳米硅晶粒的半导体非挥发性浮置栅存储器，尤其是基于双层纳米硅结构的新型半导体非挥发性浮栅存储器及其制备方法。
技术介绍
闪存(Flash memory)作为非挥发性浮栅存储器典型器件，目前已广泛应用于U盘、MP3及手机等移动电子器件，正推动着人们的日常生活的现代化，更有望在不久的将来替代个人计算机中的硬盘，使计算机开启使用和结束关闭时，无需使存储器中的信息从硬盘读取和再存入。近年来的研究表明，闪存器件向小型化、低功耗发展的过程中，达到了纳米尺寸的限制，使基于纳米硅晶粒的金属-氧化物-半导体场效应晶体管(MOSFET)器件，由于其新的物理现象及在未来新一代低功耗、高集成度纳米存储器件中应用的可能性而受到人们的重视。图1是这种基于纳米硅结构的MOSFET器件的剖面结构示意图。其中10P型Si衬底；11源(n+-Si)；12漏(n+-Si)；13隧穿氧化层；14nc-Si层；17控制氧化层；18多晶Si栅；器件的工作原理是通过隧穿和存储在纳米硅浮置栅极中的电子来改变器件的阈值电压，从而达到存储信息的功能。这种存储器和通常的MOS结构存储器相比，其优点是由于库仑阻塞效应，每个量子点(纳米硅晶粒)存储着一个电子，功耗很低；隧穿势垒层很薄，写入速度很快。但是相应地，由于隧穿势垒层很薄，纳米硅存储器的电荷存储时间未能达到应用的要求，又由于每个量子点存储一个电子影响电荷存储能力。本申请人申请的中国专利申请CN01108248.8锗/硅复合纳米晶粒浮栅结构MOSFET存储器，以锗/硅复合纳米晶粒镶嵌在二氧化硅中浮栅存储器结构，采用锗/硅复合纳米晶粒替代硅纳米晶粒作为MOSFET存储器，即电荷存储单元。而本申请是涉及双层纳米硅晶粒镶嵌在介质层中的浮栅存储器结构。
技术实现思路
本专利技术的目的是提出采用双层纳米硅结构替代常规的单层纳米硅结构作为电荷存储单元，以解决单层纳米硅浮栅存储器的写入和擦写的编程时间与存储时间的矛盾，从而在较短编程时间前提下，有效延长电荷存储时间，与此同时又增强了电荷的存储能力。本专利技术的技术解决方案是基于双层纳米硅结构的半导体非挥发性浮栅存储器，包括半导体P型Si衬底20；在源漏极间的沟道正上方是介质隧穿层23，它是用等离子体氧化方法形成的隧穿氧化硅层或PECVD法淀积形成的隧穿氮化硅层；在隧穿介质层上方形成双层纳米硅层24和26；双层纳米硅层之间是隧穿介质层25；然后淀积控制介质层(氧化硅或氮化硅27)；其上用低压CVD(LPCVD)法淀积多晶硅作为栅极。最后利用自对准工艺在半导体衬底及多晶硅中掺杂形成源极21、漏极22和栅极28。上述结构中的双层纳米硅层作为电荷存储单元(参看图2)。具体而言所述隧穿介质层是指隧穿氧化硅SiO2层或隧穿氮化硅SiNx层。以p型硅(电阻率为1-10Ω·cm)作为衬底，源漏区在衬底的左右两侧，衬底上第一层隧穿介质层是SiO2层，厚度为1-2nm或SiNx层，厚度为3-5nm；然后是第一纳米Si层，晶粒尺寸为2-7nm；第二层隧穿介质层亦为SiO2层，厚度为1-2nm或SiNx层，厚度为3-5nm；然后是第二纳米Si层，晶粒尺寸为2-7nm；第二纳米Si层上淀积形成控制SiNx介质层，厚度为8-20nm；在控制介质层上是多晶硅栅。本专利技术的制备方法所述双层纳米硅结构的制备是在PECVD系统中在p型硅衬底上隧穿介质层形成的SiO2层上用逐层生长/刻蚀(layer by layer)方法直接形成纳米硅层，也可以是在PECVD系统中先生长非晶硅(a-Si)层然后用热退火的方法或激光晶化的方法形成纳米硅层(纳米硅的密度＞5×1011cm-2)。隧穿氧化硅层的形成方法在PECVD系统中等离子体对硅进行氧化氧气流量为27sccm；衬底温度250±30℃；气压320±50mTorr；时间20±5min；形成的SiO2层厚度约为1-2nm；隧穿SiNx层的形成方法PECVD系统中淀积SiNx层通入SiH4/NH3的流量5sccm/45sccm；衬底温度250±30℃；功率源频率13.56MHz，功率30W；气压320±50mTorr；时间50±10s。形成SiNx层厚度约为3-5nm。纳米硅层的形成可选用PECVD系统中通过SiH4淀积非晶硅(a-Si)，逐层生长/刻蚀(layer by layer)方法或先生长a-Si层然后用热退火方法形成纳米硅层。逐层生长/刻蚀(layer by layer)方法先淀积a-Si层，后用H2等离子体刻蚀，如此重复数个周期后便可形成nc-Si层，最后在900℃条件下于氮气氛围中退火30分钟以改善nc-Si层质量。先淀积a-Si层后经热退火形成纳米硅层的方法准静态退火方法1100℃条件下于氮气氛围中保持1个小时或瞬态热退火与常规热退火相结合方法氮气氛围中，以100℃/s的步长将温度升至800-1000℃后保持50-150s，降温后，再以10℃/min的步长将温度升至1000℃或1100℃后保持1小时。热退火方法是指常规高温炉准静态退火方法或瞬态热退火与常规热退火相结合的方法。由于控制介质层的厚度一般需达到10nm以上，若用SiNx层，则只需采用隧穿SiNx层的条件，仅延长淀积时间为100±10s即可。本专利技术的特点1.提出采用双层纳米硅结构替代单层纳米硅结构作为浮栅存储单元，在适当的外加电压下，可以使电荷完成存入第一层纳米硅后继续进入第二层纳米硅层，也可以使电荷直接进入第二层纳米硅层，从而实现在较短的编程时间前提下，有效提升器件的存储时间，既解决了纳米硅浮栅存储器的编程时间与存储时间的矛盾，同时可以提高电荷存储能力以及实现双态存储。2.本专利技术方法采用的双层纳米硅结构的制备方法，即1)在PECVD系统中用逐层(layer by layer)生长/刻蚀方法直接形成纳米硅层；2)在PECVD系统中先生长非晶硅(a-Si)层然后用热退火的方法或激光晶化的方法形成纳米硅层，是和的当前的微电子加工工艺相兼容的。3.本专利技术方法采用PECVD法在生长腔内原位形成双层纳米硅/介质隧穿层结构具有明显的层状结构，有效控制两层纳米硅的相对位置。4.含有双层纳米硅的MOS结构中，双层nc-Si量子点结构在积累区和反型区的两级电荷注入现象。C-V特性曲线揭示了这一现象，如图3所示。在平带电压偏移(ΔVfb)随积累区扫描电压的变化曲线中，可以观察到两个明显的台阶(图4)。5.双层纳米硅结构中衬底处于反型时的能带图(图5)用来说明双层纳米硅具有更强的存储能力。在合适的外加电压下，当第二层纳米硅层的电子能量与第一层纳米硅层一致时，电子从第一层纳米硅层隧穿进入第二层纳米硅层，然后隧穿电子弛豫到第二层纳米硅的界面态上，并存储到那里，它将很难再隧穿回衬底，而仅隧穿到第一层纳米硅层中的电子，是较容易隧穿回衬底，也就是说，第二层纳米硅层将显示比第一层更强的存储能力(更长的存储时间)。图6(a)和(b)分别给出电荷存储于第二层和第一层情况下双层纳米硅MOS结构的I-V特性曲线。图6(a)中电子充放电过程中I-V曲线显示非对称性，而图6(b)中接近对称，再次证实了第二层纳米硅层具有比第一层纳米硅层更强的存储能力。附图说明图1是基于纳米硅结构的MOSFET器件的剖面结构示意图。图本文档来自技高网...
【技术保护点】
基于双层纳米硅结构的半导体非挥发性浮栅存储器，以ｐ型硅（电阻率为１－１０Ω.ｃｍ）作为衬底（２０），源漏极（２２、２８）在衬底的两侧，其特征是在衬底上先设有第一层隧穿介质层形成的ＳｉＯ↓［２］层（２３），厚度为１－２ｎｍ或ＳｉＮｘ层，厚度为３－５ｎｍ；然后是第一纳米Ｓｉ层（２４），晶粒尺寸为２－７ｎｍ；衬底上第二层隧穿介质层亦为ＳｉＯ↓［２］层（２６），厚度为１－２ｎｍ或ＳｉＮｘ层，厚度为３－５ｎｍ；然后是第二纳米Ｓｉ层，晶粒尺寸为２－７ｎｍ；第二纳米Ｓｉ层上淀积形成控制氮化硅介质层，厚度为８－２０ｎｍ；氧化硅或氮化硅介质层上是多晶硅栅。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈坤基，吴良才，王久敏，余林蔚，李伟，徐骏，丁宏林，张贤高，刘奎，王祥，徐岭，黄信凡，
申请(专利权)人：南京大学，
类型：发明
国别省市：84[中国|南京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。