倒装芯片接点的功率组件封装及封装方法技术

一种功率组件封装（１００）包含有一以供直接无凸块依附于功率晶体管（１０５）的顶面（１２０）与底面（１１０）引线架。功率晶体管（１０５）依附于底面引线架（１１０）上，如同一具有源极接触点（１１２）与栅极接触点（１１４）的覆晶直接无凸块依附于底面引线架（１１０）上。功率晶体管（１０５）具有一依附于顶面引线架（１２０）之底面漏极接触点（１０６）。顶面引线架（１２０）更包含有一作为底面漏极电极的延伸部，其是与该底面引线架（１１０）同侧。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
方法
本专利技术是关于一种半导体组件，特别是关于一种能达成具较低封装消耗的半导体组件的新颖性、改良制程方法与组件配置，如具有金属氧化物半导体场效应晶体管(MOSFET)芯片的功率组件。2、
技术介绍
传统用来容纳并保护芯片所形成的集成电路(IC)装置在封装上面临了许多极限。第一极限是在面积上，这样封装方式所占据的面积是数倍大于该IC芯片。这样的封装尺寸增加了执行封装时电子组件微型化限缩的负担。而且，现有技术的芯片封装所发费的成本相对是较高的，这是起因于必须依赖装卸技术将每一芯片装设于单一组件上。半导体组件传统封装中的特殊范例是一功率金属氧化物半导体场效应晶体管组件的打线封装。此封装步骤是耗时间且昂贵的。额外的连接线更导致电阻的增加并使之性能降低，此外更在组件运作时同时产生较多的热。为了克服这样的缺点与限制，许多现有技术专利揭露不同的配置与封装过程以减少制造的尺寸与花费。许多现有技术更提供由减少连接线电阻与电感，以改善特征性能的方法与组件配置。在美国专利6,166,434“Die Chip Assembly for Semiconductor Package”中，专利技术人Desai，et al.揭露一种粒装芯片，其能使用在半导体覆晶封装上，以取代传统散热片与加固物组合，一种使用粒状芯片的封装方法与一种包含该粒状芯片的半导体封装。在一具体实施例中，粒状芯片是由一片具有高模数与高热传导材料所构成的外壳于封装基质的表面上装设覆盖一晶粒。粒状芯片紧密的贴合于晶粒，仅保留一些环绕在周缘的空间开口，以用来接近晶粒。该如同所揭露的封装结构配置无法很便利应用在动能MOSFET芯片上，起因于实际上没有栅极与源极路径。在此揭露的封装结构所具有的电阻将高于现今使用于MOSFET芯片的金线或者铝线。较小尺寸的凸块或者锡球引起较高的电阻值，起因于晶粒尺寸的限制。较高的电阻是由于附加于板上的小尺寸凸块或者锡球，当凸块或锡球对应于板具有非常有限的接触区域。更者，已揭露的封装结构配置其是利用较难装配的层状板配件接点，因为在覆晶芯片上的凸块与锡球及罩盖于装配过程中各自具有不同的碰触高度。层状板可靠度所潜藏的问题将因为高度差异而产生。在美国专利6,624,522，“Chip scale surface mounted device and process ofmanufacture”，专利技术人Standing，et al.揭露一种具有一半导体MOSFET晶粒的芯片尺度封装，其具有一覆盖有一光敏感液态环氧树脂的顶面电极表面，此光敏感液态环氧树脂被图案化以显露出部分电极表面并且扮演钝化层与焊锡罩幕的角色。随后一可焊的接触层形成于该钝化层上。个别的晶粒以漏极端向下于一金属夹上镶嵌或者于一具有漏极电极设计为与沿着容器底端延伸的凸缘共平面的容器镶嵌。然而，此已揭露的封装结构配置的热消散区域是相当有限的。更者，电极表面显露出用来作为锡焊接处的部分将产生降低动能MOSFET组件效能的电阻与电感。因此，在这
内仍存在对于提供能解决上述限制与缺点的新改善封装结构配置与制程方法的需求。特别是一种能够达到令人满意的改良封装结构配置与制程方法，其能够达成对功率MOSFET组件降低花费、缩小尺寸与改良性能。
技术实现思路
本专利技术的主要目的，在于提供一种新的设计与制程方法以及组件结构配置，以供包含、防护与提供电极给予功率MOSFET晶体管，由直接装设引线架于晶体管上，而无需凸块制程，来克服现有技术的限制。本专利技术的另一目的，在于提供一种顶面与底面引线架条，其每一个包含有数个用以接收数个镶嵌于底面引线架上如同覆晶的功率晶体管的数个引线架。顶面引线架被镶嵌于具有延伸至底面引线架的延伸电极的底面漏极接触点，因此漏极、栅极与源极电极能形成于引线架条封装的同侧，以便于在不同回路布局使用。简要的来说在本专利技术的具体实施例中公开一种包含、防护与提供电性接触点给予一功率晶体管的功率组件封装。此功率组件封装包含有一顶面与一底面引线架，以无凸块的形式直接地依附于功率晶体管上。功率晶体管依附于底面引线架，就像一源极接触点与一栅极接触点直接无凸块依附于底面引线架上的覆晶。功率晶体管具有一用以依附于顶面引线架的底面漏极接触点。顶面引线架更包含有一延伸部，以提供一与底面引线架同侧的本质底面漏极电极。在一具体实施例中，功率晶体管封装更包含有一直接金属熔融接合层或者导电环氧树脂层或者黏着层、焊锡胶、碳胶或者其它形式的依附媒介，以供直接无凸块将功率晶体管依附于底面或者底面引线架其中之一。为使审查员对本专利技术的目的、
技术实现思路
、特点及所达成的功效有更进一步的了解与认识，通过较佳的实施例图及配合详细的说明，说明如后。附图说明图1为本专利技术的具有顶面与底面引线架且可直接无凸块装配于功率晶体管上图的功率组件封装的剖视图；图2与图3A～3B为本专利技术的功率组件封装俯视图与仰视图；图4与图5为本专利技术的功率组件封装的两个透视图；图6A～6C为本专利技术的列状功率组件封装之一具体实施例制程步骤示意图；图7A～7C为本专利技术的列状功率组件封装的另一具体实施例制程步骤示意图；图8A～8C为本专利技术的列状功率组件封装的又一具体实施例制程步骤示意图；图9～图13为数个本专利技术的功率组件封装的不同电极布局仰视图。具体实施例方式如图1所示，其是一半导体组件的封装100侧面剖视图，此半导体组件可以如MOSFET组件。此封装100的结构包含有一IC芯片，例如晶粒105覆盖在一导电引线架110上。引线架是一由镀有铝、铜、金与镍的框架所组成或者是其它任何导电架。不像传统的覆晶结构配置，覆晶105被连接至引线架110，而不需要先前技术步骤需于IC芯片上形成作为相互连续的凸块。对于一MOSFET封装，封装100包含三层。顶面导电架120被连接至MOSFET的漏极。MOSFET芯片105是被设置于顶层与底层间。底面导电架110被连接至MOSFET的源极与栅极。图2是该组件的仰视图。底面引线架110分成一源极部112与一栅极部114。当组件利用铸模化合物进行铸造时，仅有遮蔽区域112、114与120将被暴露出以供接触。为了提高应用的方便性，底面框架110可进一步配置并且线性化，因此能够直接镶嵌于一印刷电路板(PCB)上、卡片或者模块等等上。顶面框架与底面框架也可设计为90°的方式，来取代图2所示。这直接的镶嵌过程可以由焊接、胶黏剂黏着或者任何能够现存的板层配件的技术，例如SMT。特别是，顶面与底面导电架120与110可包含有一金属结构或者任何其它低电阻传导材料。顶面框架120传输漏极电流。底面框架110包含有两分隔电力引线。引线的其中一传输源极电流，而另一引线传输栅极控制电压。图3A与图3B中呈现出典型的晶粒105的顶表面与底表面布局。不像表面覆盖有一钝化层与接触点的大多数IC晶粒是由穿过接触孔的球状凸块所形成，晶粒105表面不具有钝化层，因此可在晶粒表面上的接触垫上直接制得接触点。在顶面晶粒具有直接连接至半导体结构源极与栅极的源极垫102与一栅极垫104，其是铝或者其它金属接触点。底面具有一大的漏极垫106。图4是为底面框架110的上表面透视图。如同先前所述，底面框架110被分隔为源极部112与一栅极部114。一位于源极框架112上的向上台阶区本文档来自技高网...

【技术保护点】
一种包含、保护与提供电性接点给一功率晶体管的功率组件封装，其特征在于，包括有：一顶面与一底面引线架，以无凸块的形式直接装设于该功率晶体管上。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：孙明，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：BM[百慕大]