存储器的制造方法及半导体元件的制造方法技术

本发明专利技术公开了一种存储器元件的制造方法。首先，在基底上依次形成隧穿介电层、第一硅材料层及掩模层。而后，在基底上形成沟槽，其都用隔离结构填满。接着，移除掩模层以暴露出第一硅材料层。随后，通过选择性硅生长工艺在第一硅材料层上形成第二硅材料层，用以填满隔离结构间的间隙。接着，移除部分隔离结构使其表面低于第二硅材料层表面。之后在基底上形成栅间介电层，其上再形成导体层。图案化导体层即形成控制栅极，并同时图案化第二硅材料层与第一硅材料层即形成浮动栅极。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，且特别涉及一种存储器的制造方法及半导 体元件的制造方法。
技术介绍
闪存元件因其可重复进行数据存入、读取及擦除等动作的特性，以及存 入数据断电后仍续存的优点，故其已经广泛地-波个人计算机和电子设备所采用。典型的闪存元件为堆栈式栅极结构，是以掺杂多晶硅制作浮动栅极与控 制栅极。浮动栅极处于浮动状态，无任何电路与其连接。浮动栅极与控制栅 极间是以栅间介电层相隔。浮动栅极与基底是以隧穿介电层相隔。而控制栅 极则与字线相连接。图1A至图1D是示出现有存储器的制造流程剖面示意图。首先，请参 照图1A，基底100上划分为存储器单元区102与周边电路区104。然后在基 底100上依次形成层隧穿介电层106、多晶硅层108、掩模层110与图案化 光刻胶层(未示出)。然后，请参照图1B,以图案化光刻胶层为蚀刻掩模，在基底100上的 存储器单元区102与周边电路区104分别形成多个沟槽112a与114a,其中 沟槽U2a分布较密集，沟槽114a分布较松散。接着，在沟槽112a与114a 中填充绝缘材料，以分别形成隔离结构112b与114b。接着，请参照图1C，移除图案化的本文档来自技高网...

【技术保护点】
一种存储器的制造方法，包括：提供基底；在该基底上依次形成隧穿介电层、第一硅材料层与掩模层；图案化该掩模层、该第一硅材料层、该隧穿介电层与该基底，而在该基底中形成多个沟槽；形成多个隔离结构填满该多个沟槽；　 　移除该掩模层以暴露出该第一硅材料层；进行选择性硅生长工艺，在该第一硅材料层上形成第二硅材料层，该第二硅材料层填满该多个隔离结构之间的间隙；移除部分该多个隔离结构，使该多个隔离结构表面低于该第二硅材料层表面；在该基底 上形成栅间介电层；在该栅间介电层上形成导体层；以及图案化该导...

【技术特征摘要】

【专利技术属性】
技术研发人员：何青原，萧国坤，
申请(专利权)人：力晶半导体股份有限公司，株式会社瑞萨科技，
类型：发明
国别省市：71[中国|台湾]