反熔丝结构和反熔丝阵列结构制造技术

提供一种反熔丝结构和反熔丝阵列结构。反熔丝结构包括：位线，在半导体基底内被形成为第一扩散区；绝缘层，形成在位线上；字线，形成在绝缘层上。反熔丝阵列结构包括以阵列形式布置的多个反熔丝结构。

【技术实现步骤摘要】

本专利技术涉及一种反熔丝结构和反溶丝阵列结构。
技术介绍
传统的半导体装置(例如，传统的半导体存储装置)可包括相当大数量 的单元。即使一个单元有缺陷，半导体存储装置也可能不正常工作。如果半 导体存储装置不正常工作，则需要将其废弃。这样会降低(例如，严重降低) 产品良率。为了有助于提高产品良羊，传统的半导体存储装置可包括用于替换有缺 陷的单元的多个多余单元(例如，预先形成的多余单元)。所述多个多余单元可包括多个备用行和多个备用列，其每个可形成在相隔几个(例如，1 ， 2， 3，...) 单元阵列的间隔中。可通过使用多余存储单元的备用行和/或列来替换有缺陷 的行和/或列，来执行使用多余单元的修复操作。图l是传统的反熔丝的示图。参照图1,传统的反熔丝可包括n型阱区 110，其形成在p型半导体基底112之上或之内。n型源极扩散区114和n型 漏极扩散区116可形成在n型阱区110之内。n型源极扩散区114和n型漏极 扩散区116可与n型阱区IIO形成欧姆接触。栅极介电层122和栅电极120可顺序地形成在n型阱区110上。隔离件 123可形成在栅极介电层122和栅电极120的每一端。栅电极120可连接到 反熔丝IOO的第一端124。源极扩散区114和漏极扩散区116可连接到反溶丝 100的第二端126。 p型扩散区130也可形成在半导体基底112之内。P型扩 散区130可提供结合在半导体基底112和电压Vbb之间的欧姆接触。在图1中，传统的反熔丝IOO可具有普通的晶体管结构，其中，可使用 n型阱结构使源极和漏极彼此连接。然而，如果图1示出的结构以阵列的形 式布置，则阵列结构可需要相当大的区域或面积，和/或需要相当高的驱动电 压。因此，提高半导体装置的集成度会相当困难。
技术实现思路
示例实施例涉及反熔丝结构和反熔丝阵列结构，例如，其中通过单个触 点连接到位线的所有或基本所有的熔丝单元可彼此连接，以使可通过垂直于 位线的字线来选择连接到位线的所有或主本所有的反熔丝单元。示例实施例 涉及制造及操作反熔丝和反熔丝阵列的方法。至少一个示例实施例提供较简单的熔丝结构，其中，可通过位线和字线 连接所有或基本所有的反熔丝单元，以便可同时地选择所有或基本所有的反 熔丝单元，以写入/读取数据。根据至少一个示例实施例，反熔丝结构可包括位线，在半导体基底内被形成为第一扩散区；绝缘层，形成在位线上；字线，形成在绝缘层上。根据至少一些示例实施例，反熔丝结构还可包括第二扩散区，围绕位 线形成在半导体基底的区域中。位线可以是掺杂有第一掺杂剂的区域，第二 扩散区可以是掺杂有第二掺杂剂的区域。反熔丝结构还可包括浅槽隔离， 形成在位线的两端。位线可以是掺杂有第一掺杂剂的区域，第二扩散区可以是掺杂有第二掺杂剂的区域。至少一个另外的示例实施例提供反熔丝阵列结构。至少根据这个示例实 施例，所述反熔丝阵列结构包括多个位线，在半导体基底内沿第一方向被 形成为第一扩散区；绝缘层，形成在位线上；字线，沿与位线交叉的方向形 成在绝缘层上。附图说明通过详细描述附图，示例实施例将会变得更加清楚，其中图l是传统的反熔丝的示图2A是根据示例实施例的反熔丝结构的示图2B是根据示例性实施例的反熔丝阵列结构的透视图3A是根据另一示例实施例的反熔丝结构的示图3B是根据另 一示例实施例的反熔丝阵列结构的透视图5A至图5F是示出根据另一示例实施例的制造反熔丝结构的方法的示图6A和图6B是示出根据示例实施例的操作反熔丝结构的方法的示图；图7A和图7B是示出根据另一示例实施例的操作反熔丝结构的卞法的示图。具体实施例方式现在，将参照附图更充分地描述不同的示例实施例，其中， 一些示例实 施例在附图中示出。在附图中，为了清楚起见，夸大了层和区的厚度。这里公开详细示出的示例实施例。然而，这里公开的特定结构和功能细 节仅是有代表性的，目的是描述示例实施例。然而，可以以多种变形实施本 专利技术，并且本专利技术不能被解释为仅限于在此阐述的示例实施例。因此，当示例实施例能够进行各种修改和变形时，其实施例以附图中的 示例的形式被示出，并且将在这里进行详细描述。然而，应该理解，不是为 了将示例实施例限于公开的特定形式，相反，示例实施例意在覆盖落入本发 明的范围内的所有》务改、等同物和替换。贯穿对附图的描述，相同的标号表 示相同的元件。应该理解，尽管在这里可使用术语第一、第二等来描述不同的元件，但 是这些元件不应被这些术语所限制。这些术语仅用于区分一个元件与另一元 件。例如，在不脱离示例实施例的范围的情况下，第一元件可被称为第二元 件，类似地，第二元件可被称为第一元件。在这里使用的术语"和/或"包括 一个或多个相关列出的项的任意和全部组合。应该理解，当元件或层被称作"形成在"另一元件或层"之上，，时，该 元件或层可能直接或间接地形成在所述另一元件或层之上。即，例如，可能 存在中间元件或层。相反，当元件或层被称作"直接形成在"另一元件或层 "之上"时，不存在中间元件或层。应该以类似的方式解释用于描述元件或 层之间的关系的其他词语(例如，"在...之间"与"直接在…之间"、"相邻，， 与"直接相邻"等)。在这里使用的术语仅用于描述特定实施例，而不是为了限制示例实施例。 这里使用的单数形式也意图包括复数形式，除非上下文另有清楚的指示。还 应该理解，当在这里使用术语"包括'，和/或"包含"时，其表示存在叙述的 特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个 其它特征、整体、步骤、操作、元件、组件和/或它们的组。图2A是根据示例实施例的反熔丝结构的示图。参照图2A，反熔丝结构20可包括半导体基底21,半导体基底21具有至少部分地形成在基底21之 内的位线23。位线23可形成为第一扩散区。位线23可形成在基底21之内 (例如，整个地形成在基底21之内)，从而位线23的上表面与基底21的上 表面共面或基本共面。反熔丝结构20还可包括形成(例如，顺序形成)在半 导体基底21上的绝缘层24和字线25。如果位线23是由第一类型的掺杂剂 形成的区域，则字线25可以是由第二类型的掺杂剂形成的区域。第一类型的 掺杂剂和第二类型的掺杂剂可以不同。例如，如果位线23由n型掺杂剂形成，则字线25可由掺杂有p型掺杂 剂的多晶硅形成。在该示例中，半导体基底21可以是p型半导体基底。反熔 丝结构20还可包括形成在位线23的每一端的浅槽隔离区22。在基底21中， 浅槽隔离区22形成至的位置可比位线23形成至的位置深。如图2A所示， 位线23可被形成为半圆形或基本半圓形。然而，位线23可具有任意合适的 形状。仍然参照图2A，位线23可形成在半导体基底21的第一部分中，浅槽隔 离区22可形成在基底21的第二部分和第三部分中。每个浅槽隔离区22可比 位线23宽。位线23和浅槽隔离区22的上表面可包括基底21的上表面(例 如，整个上表面)。图2B是根据示例性实施例的反熔丝阵列结构的透视图。图2B的反熔丝 阵列结构可包括根据图1示出的示例实施例的多个反熔丝结构。如图2B所示，反熔丝阵列结构可包括多个位线23以及垂直于或基本垂 直于多个位线23形成的多个字线25。例如，多个位线23和多个字线25可 互相交叉地形成。绝缘层24可形成在每个本文档来自技高网...

【技术保护点】
一种反熔丝结构，包括：　位线，在半导体基底内被形成为第一扩散区；　绝缘层，布置在位线上；　字线，布置在绝缘层上。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金德起，朴允童，李承勋，宋利宪，金元主，陈暎究，崔赫洵，金锡必，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]