集成电路以及采用该集成电路的装置制造方法及图纸

一种集成电路，适于在高频下使用，并且包括具有输入和输出的第一电容器以及接地连接，其中，通过在电容器输出与接地连接之间的电阻器将电容器ＥＳＤ保护，所述电阻器具有足够高的电阻值以防止对于接地连接的ＲＦ性能方面的实质性影响。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种集成电路，该集成电路适于在高频率下使用，包 括具有输入和输出的第一电容器以及接地连接。本专利技术还涉及采用该集成电路的装置，以及一种利用其它部件装 配所述集成电路而没有由于静电放电导致的故障的方法。
技术介绍
根据WO-A2004/114397已知这种集成电路。已知的集成电路是一 种集成无源网络，该集成无源网络包括半导体衬底(下文中还称作无 源IC)中的沟电容器。垂直互连通过衬底延伸。具体地，将垂直互连 用作接地连接。如在RF设计领域中已知的，提供正常的接地连接对于 适当的操作而言是非常重要的。合适地，利用一个或更多个电子器件 (如有源部件(通常称作IC的))装配集成电路，以使能封装内系统 (system-in-a-package)。这种具有无源IC的封装内系统具体地涉及RF 应用，因为这里不能忽略互连和无源部件的寄生阻抗，因此需要整体 设计以合适的性能进行布置。因此，本无源IC和/或整个封装内系统相对地易受在装配期间出现 的静电放电脉冲的影响。如果使用诸如Zener二极管之类的有源ESD保 护元件，则由于衬底的高电阻率使得这种有源ESD保护元件的操作受 到妨碍。将该电阻率选择为使无源IC中任何电感器的性能最佳，然而 该电阻率的缺点在于在诸如二极管之类的有源元件之间出现的串扰， 除非有源元件被彼此屏蔽。此外，正常的ESD保护需要从ESD保护元 件至器件外部的传导路径。通常，这样的传导路径是由衬底内良好的 传导区域构成的。然而，利用高电阻率衬底不容易使能这种良好的传 导区域。
技术实现思路
因此，本专利技术的目的是提供一种ESD保护，该ESD保护用于公开 文本中所定义的那种集成电路，具体地，用于无源IC。其中实现了该目的，通过在电容器输出与接地连接之间的电阻部 件(resistive component)将电容器ESD保护，电阻部件具有足够高的 电阻值，以防止在接地连接的RF性能方面的任何巨大扰动。根据本专利技术的这一方面，在无源IC内通过在电容器输出与接地连 接之间的电阻部件将电容器ESD保护，所述电阻器具有足够高的电阻 值，以防止在RF接地方面的任何巨大扰动。由于电阻部件的选择，在 无源IC的操作期间在电阻部件上不出现DC电压。如果需要的话，可以 将附加电容器与电阻部件串联。这里术语电容器输出用于限定在最 终装配之后连接至接地的输出。因此，对这种电阻ESD保护的使用使得对于ESD保护起到合适的 作用而不降低RF的性能。ESD峰值的减小是巨大的。如根据机器模型 给出的，对于50V的ESD脉冲，峰值电压的减小是4倍(从80V至20V)。 如根据人体模型给出的，对于300V的ESD脉冲，峰值电压的减小甚至 更多。在没有电阻器的情况下，发现峰值电压在200V以上。在远远大 于200ns的时间帧内保持峰值电压。在采用电阻器的情况下，峰值电压 小于20V，在10ns之后己经开始耗散。已经发现，这种在内部接地与外部接地之间的耦合对无源IC的RF 特性有边缘扰动。在900MHz下接地阻抗略微更高(1.5比1.1欧姆阻抗 值)。内部与外部接地之间的耦合随频率增大，在lGHz下约50dB，在 3.0GHz下小于30dB。这些是耦合的可接受级别。优选地，电阻部件是电阻器，所述电阻器具有附加的优点是小尺 寸。然而，可选地可以使用电感器或电容器。要求电阻部件的阻抗比 将要保护的电路(即，电容器)的阻抗低。合适地，ESD保护的电阻值至少是连接的阻抗的10倍，所述连接是从接合焊盘至集成电路外部的接地之间的连接。例如，这样的连接 是由接合线制成的。那么在约2GHz的频率下其阻抗是6Q。然后合适 地，电阻值大于60Q，例如高达200Q。应该将电阻部件(下文中还称作ESD电阻器)设计为允许跟随有ESD脉冲的峰值电流流过。如果ESD电阻器旨在防止在装配期间或装 配之前对ESD事件的破坏，贝!JESD脉冲的电压以及跟随的电流相对低， 并且在所掺杂的多晶硅中的电阻器足够了，而TiWN的电阻器是可用 候选之一。如果希望将SD保护级别从2kV改进至4kV，则应该针对3A 的峰值电流来设计电阻器。具体地，如本申请的附图说明中讨论的，该ESD保护适于无源IC。 在用于RF功率应用的这种无源IC中，不能将功率放大器的一级的输入 通过与该级的输出相同的接地来去耦合或接地，因为相同接地的连接 将在功率放大器的所述输入与输出之间引入过多的耦合。这导致了在 功率放大器的操作方面的不稳定性。因此，需要对前述级的输入或输 出的分立接地。最优选地，将所述分立接地与功率放大器的第一和第 三级的输出耦合。还将ESD电阻器与功率放大器的第三级耦合。然而，本专利技术的ESD保护不限于在RF功率放大器模块的内容中的 使用，还可以有利地用于包括ESD敏感器件在内的任何器件，如具体 地，具有相对低(即100V以下，具体在50V以下)DC击穿电压的电容 器。具体地，本专利技术还有用于具有相对大内部阻抗的高密度电容器， 具体地，具有100pF或更少的(具体小于50pF的)电容的电容器。附图说明将关于附图进一步阐明本专利技术的这些和其它方面，其中并未将附 图绘制为縮放，附图仅仅是图示性的，在不同附图中相同的参考数字表示相同的特征，附图中图l示出了本专利技术的装置的截面图2-4示出了在制造其中使用的IC中的若干阶段的截面图5示出了线接合之后去耦合脉冲ESD保护电阻的等效电路； 图6和7示出了如根据两种不同ESD模型测量的针对具有或不具有ESD电阻器的电路峰值电压的减小，其中所述峰值电压是在ESD事件之后经过的时间的函数。具体实施例方式图l示出了本专利技术的、具有无源IC 100的装置200的第一实施例的 截面图。该无源IC 100包括第一侧101和第二侧102，并且为该无源IC 100提供半导体材料的互连衬底140。衬底140包括从第一侧101延伸至 第二侧102的垂直互联。利用粘合剂105将无源IC 100的第二侧102附着 在载体衬底150的第一侧151。接合线90从无源IC 100上的接合焊盘95 延伸至载体衬底150上相应的接合焊盘155。电垂直互联160通过载体衬 底150延伸至载体衬底150第二侧152上的端子170，所述第二侧152远离 第一侧151在第一侧151对面。热垂直互连161延伸至第二侧的至少一个 热端子171。载体衬底150还包含一个或更多个电感器158，所述一个或 更多个电感器158至少在大多数情况下与第一侧151上的接合焊盘155相耦合。除了互连120和接合焊盘95之外，将无源元件111-113限定在了无 源IC 100的第一侧101上。为这些接合焊盘中的一些接合焊盘提供至载 体衬底150的接合线，为其它接合焊盘提供至电器件50的焊球(solder ball),其中电器件50被装配在无源IC IOO顶部。可选地，例如可以利 用接合线、TAB-箔等在任何电器件50与无源IC IOO之间提供另一连 接。电器件50的示例包括功率放大器、功率控制集成电路、开关、带 通滤波器(如体效应声波滤波器)、以及阻抗匹配网络，具体地阻抗匹 配网络具有以MEMS-元件或变容二极管(vamctor)形式的可变电容 器。半导体材料的衬底140已调节过电阻率，以便允许在衬底140上限 定高本文档来自技高网...

【技术保护点】
一种集成电路，适于在高频下使用，并且包括具有输入和输出的第一电容器以及接地连接，其中，通过在电容器输出与接地连接之间的电阻器将电容器ＥＳＤ保护，所述电阻器具有足够高的电阻值以防止对于接地连接的ＲＦ性能方面的实质性影响。

【技术特征摘要】
【国外来华专利技术】EP 2006-6-20 06115750.91、一种集成电路，适于在高频下使用，并且包括具有输入和输出的第一电容器以及接地连接，其中，通过在电容器输出与接地连接之间的电阻器将电容器ESD保护，所述电阻器具有足够高的电阻值以防止对于接地连接的RF性能方面的实质性影响。2、 根据权利要求l所述的集成电路，还包括半导体材料的衬底。3、 根据权利要求1或2所述的集成电路，其中，所述集成电路是 集成的无源部件、互连以及接合焊盘的电路，能够将其它器件装配到 所述集成电路，而所述半导体材料的衬底具有至少0.5kQcm的电阻率。4、 根据权利要求2所述的集成电路，其中，所述第一电容器是由 所述衬底中的沟槽限定的沟槽电容器。5、 根据权利要求l所述的集成电路，其...

【专利技术属性】
技术研发人员：约翰内斯F迪克休斯，安东尼斯JM德格拉乌，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]