【技术实现步骤摘要】
本专利技术一般涉及用于超大规模集成电路的分层电源噪声监视器件和系统。这种噪声监视器件制作在芯片上，用来测量芯片上的噪声。噪声监视系统包括多个分布在芯片上各个关键之处的片上噪声监视器件。一噪声分析算法根据这些噪声监视器件采集的噪声数据分析噪声特性，而一分层噪声监视系统将每个内核(core)的噪声映射给片上系统。
技术介绍
低亚微米技术(deep sub-micron technology)的出现已使噪声和信号完整性问题成为关注的焦点。可论证的是抗噪声性问题比其他诸如面积、定时和功率之类的度量标准更为重要，因为如果一个电路有故障，那么无论这个电路多小、运行多快或功耗多小都没有用。因此，为了保持信号完整性，每个电路必须具有一个固有的噪声容限，以允许可能出现的信号恶化。VLSI系统的噪声问题包括泄漏噪声、电荷共享噪声、串扰噪声、反射噪声和电源噪声。泄漏噪声是由于晶体管的亚阈值电流引起的。电荷共享噪声是由于电荷在电路的内节点和外节点之间重新分配产生的。串扰噪声是相邻布线之间的耦合噪声。反射噪声出现在传输线的每个阻抗不连续点。最后，电源噪声是电源线上的开关噪声，这种噪声随...
【技术保护点】
【技术特征摘要】
1.一种用于一芯片上的超大规模集成电路的分层电源噪声监视系统，所述系统包括多个制造在芯片上的噪声监视单元(NAU)，用于测量芯片上的噪声并且被分布在芯片上的宏和内核中的关键之处；每个片上噪声分析单元(NAU)测量芯片上的信号线或电源电压线或地电压的噪声特性，而每个NAU由一较高级的内部自测试(BIST)单元或一外部测试器控制。2.权利要求1的系统，其中每个NAU包括一参考电压源、一噪声监视器件和一噪声数据锁存器，电源电压(VDD)和地电压(GND)由该噪声监视器件监视并与所述参考电压相比较，该参考电压由第一控制信号控制，输出数据在接收到第二控制信号时被锁存。3.权利要求2的系统，其中每个NAU包括参考电压发生器，用来提供所述参考电压。4.权利要求2的系统，所述系统包括一个外部共享参考电压发生器，用于提供在多个NAU之间共享的参考电压。5.权利要求2的系统，其中测量VDD与地线之间的电压差。6.权利要求2的系统，其中每个噪声监视器件包括产生噪声脉冲输出NP的一电源噪声监视器(SNM)、一接地噪声监视器(GNM)、两个电压基准电平(Vref1和Vref2)和两个采样锁存器(S/L1和S/L2)，该电源电压VDD由该SNM监视，并且对照参考电压Vref1进行测量，该地电压GND由该GNM监视，并且对照参考电压Vref2进行测量，该SNM产生的电源噪声脉冲由锁存器S/L1采样，而该GNM产生的接地噪声脉冲由锁存器S/L2采样。7.权利要求6的系统，其中该电源噪声监视器SNM包括一个强pMOS器件和一个弱nMOS器件，二者连接成一个反相器，其中，该pMOS器件的源极和本体接到Vref1上，该nMOS器件的源极和本体接到GND上，该pMOS和nMOS器件的栅极接到VDD上，该pMOS和nMOS器件的漏极接到所述噪声脉冲输出NP上，在定义V’re1＝Vref1-Vthp的情况下，其中Vthp为该pMOS器件的阈值电压，如果VDD输入高于V’ref1，则该pMOS器件就截止，该nMOS器件导通，从而该NP输出为GND，而如果VDD降低到低于V’ref1，则该pMOS器件通过从弱反相切换到强反相而导通，从而该NP输出变为Vref1，因为该pMOS器件设计成能压倒该nMOS器件。8.权利要求7的系统，其中随着调整参考电压Vref1的电平，产生处在三个不同区域A、B、C的一个区域中的SNM输出NP，其中，NP在区域A内始终为1(高)，在区域C内始终为0(低)，而在区域B内在0与1之间交替改变，在V’ref1＝Vref1-Vthp大于最大电源电压VDDmax时，输出NP保持在区域A内并且始终为1，在V’ref1小于最小电源电压VDDmin时，输出NP保持在区域C内并且始终为0，VDDmax通过穿过区域A与区域B之间的边界扫描Vref1而被识别，VDDmin通过穿过区域B与区域C之间的边界扫描Vref1而被识别，而区域B的宽度VDDmax-VDDmin确定了VDD噪声波动的范围。9.权利要求8的系统，其中该电源噪声监视器SNM的噪声脉冲输出信号NP是该采样锁存器S/L1的输入，在到达区域A、B和C之间的边界时触发写允许信号，根据在边界处的相应Vref1电平，该写允许信号允许将VDDmax和VDDmin值记录到存储器中。10.权利要求9的系统，所述系统包括置位复位采样锁存器，用于检测和记录区域A与B之间的边界和区域B与C之间的边界，电源噪声监视器SNM的输出NP形成两个置位复位采样锁存器SR-1、SR-2的SET输入，它们的输出是两个AND门AND1、AND2的输入，第一AND门AND1的第二输入是逐步向上调整的第一参考信号，第二AND门AND2的第二输入是逐步向下调整的第二参考信号，第一AND门AND1产生一VDDmin写允许信号，而第二AND门AND2产生一VDDmax写允许信号。11.权利要求8的系统，其中为了检测VDDmax，参考电压Vref1首先设置为1(高)，其中V’ref1＞＞VDDmax，使得NP始终处在区域A内，为1，随着将V’ref1逐步向下调整到刚低于VDDmax，在输出端NP上就会出现第一个0脉冲，第一个0的出现触发一记录与区域A与B之间的边界相应的Vref1b max或V’ref1b max+Vthp的电平的锁存允许信号，如果Vref1的步长为ΔV，则VDDmax近似表示为(Vref1b_max+ΔV-Vthp)和(Vre1b_max-Vthp)的平均值，等于[Vre1b_max-Vthp+(ΔV/2)]。12.权利要求8的系统，其中为了检测VDDmin，参考电压Vref1首先设置为0(低)，其中V’ref1＜＜VDDmin，使得NP始终处在区域C内，为0，随着将V’ref1逐步向上调整到刚高于VDDmin，在输出节点NP上就会出现第一个1脉冲，第一个1的出现触发一个记录与区域B与C之间的边界相应的Vre1b_min或V’re1b_min+Vthp的电平的锁存允许信号，如果Vref1的步长为ΔV，则VDDmin近似表示为(Vref1b_min-ΔV-Vthp)和(Vref1b_min...
【专利技术属性】
技术研发人员：H·H·陈，L·LC·许，B·L·季，汪礼康，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。