可同时具有部分空乏晶体管与完全空乏晶体管的芯片制造技术

本实用新型专利技术主要提出两种不同型态的完全空乏晶体管，并且将完全空乏晶体管与部分空乏晶体管整合于单一芯片上。可透过调整栅极层的长度，以决定平面晶体管是完全空乏或是部分空乏。完全空乏晶体管的栅极层长度较部分空乏晶体管的栅极层长度为长。或是透过调整晶体管主动区的宽度，以决定晶体管是完全空乏或是部分空乏。完全空乏晶体管的主动区宽度较部分空乏晶体管的主动区宽度为窄。不断地减少主动区的宽度，可以形成一多重栅极晶体管，当该多重栅极晶体管的主动区宽度减少至小于空乏区宽度的两倍时，该多重栅极晶体管便是完全空乏。如此一来，在单一芯片上就可同时制备完全空乏晶体管与部分空乏晶体管。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种半导体集成电路，且特别是有关于一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片。
技术介绍
随着半导体集积度的增加，半导体组件的尺寸必须随的缩小。而为了提供更良好的组件性能，绝缘层上覆硅(silicon on insulator；SOI)的半导体基底被提出来，绝缘层上覆硅(semiconductor on insulator；SOI)的集成电路组件是将传统的组件(active devices)设置于一绝缘层上有半导体层的晶圆(silicon on insulator wafer)上，上述晶圆例如为一绝缘层上有硅的晶圆(silicon on insulator wafer)。绝缘层上覆硅(SOI)具有以下优点(1)降低短通道效应(Short Channel Effect)(2)消除闭锁现象(Latch up Effect)(3)降低寄生汲极/源极电容(ParasiticSource/Drain Capacitance)(4)减少软错效应(Soft Error Effect)(5)降低基材漏电流(Substrate Leakage Current)(6)制程简化容易与硅晶制程兼容等等。因此，借由SOI技术可形成具有较佳速度表现、较高积集度以及较低消耗功率的集成电路组件。绝缘层上覆硅(SOI)又可分为部分空乏绝缘层上覆硅(partially-depleted SOI)与完全空乏绝缘层上覆硅(fully-depletedSOI)两种。部分空乏金氧半导体场效应晶体管(metal-oxide-semiconductor field effect transistors；MOSFET)的通道区厚度大于最大空乏层宽度，而部分空乏金氧半导体场效应晶体管(metal-oxide-semiconductor field effect transistors；MOSFET)的通道区厚度小于最大空乏层宽度。部分空乏金氧半导体场效应晶体管(PDMOSFET)的电荷载子会累积在汲极/源极附近的通道区下方硅层基底内，造成通道区电位改变，而产生浮体效应(floating body effect)，进而造成电流的突变(kink)，导致组件功能退化。改善浮体效应的方法的一为将通道区下方的硅层基底外接一电性导体，以搜集冲击离子化(impact ionization)所产生的电流，针对这方面技术已有许多方法被提出来，但仍有许多缺点有待改进。美国专利第4946799号与第6387739号都是揭示有关改善浮体效应的方法。克服浮体效应的另一种有效方法，便是采用完全空乏金氧半导体场效应晶体管(FD MOSFET)。美国专利第6222234号提供一种于单一基底上制作完全空乏金氧半导体场效应晶体管(FD MOSFET)与部分空乏金氧半导体场效应晶体管(PDMOSFET)的方法。美国专利第6414355号与第6448114号都揭示有关于厚度不均匀的绝缘层上覆硅基底的半导体技术。美国专利第6448114号更是揭示将完全空乏金氧半导体场效应晶体管(FD MOSFET)制作于一厚度较薄的硅层基底，而部分空乏金氧半导体场效应晶体管(PD MOSFET)则制作于一厚度较厚的硅层基底。然而，完全空乏金氧半导体场效应晶体管的硅层基底厚度较薄或被施以离子掺杂。制作完全空乏金氧半导体场效应晶体管(FD MOSFET)需要选择性磊晶(selective epitaxy)，技术尚未发展成熟，不仅良率不佳，并且价格昂贵，急需发展更佳的制造技术。有鉴于此，为了解决上述问题，本技术主要目的在于提供一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，可适用于绝缘层上覆硅基底的单一芯片。
技术实现思路
本技术的目的之一在于提供一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，具有新的完全空乏晶体管结构，以提供良好的组件功能。本技术主要提出两种不同型态的完全空乏晶体管，并且将完全空乏晶体管与部分空乏晶体管整合于单一芯片上。本技术的第一主要特征在于透过调整栅极层的长度，以决定平面晶体管是完全空乏或是部分空乏。完全空乏晶体管的栅极层长度较部分空乏晶体管的栅极层长度为长。如此一来，在单一芯片上就可同时制备完全空乏晶体管与部分空乏晶体管。为获致上述的目的，本技术提出一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，主要是包括一半导体基底；一完全空乏平面晶体管，具有一长栅极层，且设置于上述半导体基底上；以及一部分空乏平面晶体管，具有一短栅极层，且设置于上述半导体基底上；其中上述长栅极层的长度大于上述短栅极层。如前所述，上述半导体基底可由一依序堆栈的一第一硅层、一绝缘层与一第二硅层所构成。如前所述，上述完全空乏平面晶体管下方的上述第二硅层具有浓度大体为1016～1018cm-3的掺杂物，而上述部分空乏平面晶体管下方的上述第二硅层具有浓度大体为1018～2*1019cm-3的掺杂物。如前所述，上述完全空乏平面晶体管的上述长栅极层的长度大于宽度，而上述部分空乏平面晶体管的上述短栅极层的宽度大于长度。如前所述，上述第二硅层的厚度大体为10～2000。如前所述，上述完全空乏平面晶体管的上述长栅极层的长度大体为120～1000nm，而上述部分空乏平面晶体管的上述短栅极层的长度大体为9～100nm。如前所述，本技术的芯片更包括一多重栅极晶体管，设置于上述半导体基底上方。上述多重栅极晶体管可以为完全空乏，上述多重栅极晶体管的宽度小于70nm。本技术的第二主要特征在于透过调整晶体管主动区的宽度，以决定晶体管是完全空乏或是部分空乏。完全空乏晶体管的主动区宽度较部分空乏晶体管的主动区宽度为窄。不断地减少主动区的宽度，可以形成一多重栅极晶体管，当该多重栅极晶体管的主动区宽度减少至小于空乏区宽度的两倍时，该多重栅极晶体管便是完全空乏。如此一来，在单一芯片上就可同时制备完全空乏晶体管与部分空乏晶体管。为获致上述的目的，本技术提出一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，主要包括一半导体基底；以及一多重栅极晶体管，设置于上述半导体基底上。上述多重栅极晶体管，包括一鳍形半导体层，位于上述半导体基底上，其中上述鳍形半导体层具有一源极、一汲极以及位于上述源极和上述汲极之间的一通道区，且上述鳍形半导体层中具有一应变；一栅极介电层，位于上述鳍形半导体层的上述通道区表面；以及一栅极电极，位于上述栅极介电层上，并包覆对应于上述通道区的上述鳍形半导体层的两侧壁和一顶面；其中，上述鳍形半导体层的宽度小于空乏区最大宽度的两倍。如前所述，本技术的芯片包括一平面晶体管，设置于上述半导体基底上。上述平面晶体管可以为完全空乏，也可以为部分空乏。当上述平面晶体管为完全空乏，则具有一长栅极层，且上述长栅极层的长度大于宽度，上述长栅极层的长度大体为120～1000nm。当上述平面晶体管为部分空乏，则具有一短栅极层，且上述短栅极层的长度小于宽度，上述短栅极层的长度大体为9～100nm。根据本技术，上述多重栅极晶体管为完全空乏，上述鳍形半导体层的宽度小于70nm。上述鳍形半导体层的厚度大体为20～1000。如前所述，上述多重栅极晶体管更可包括一应力膜层，位于上述源极和上述汲本文档来自技高网...

【技术保护点】
一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于所述芯片包括：一半导体基底；一完全空乏平面晶体管，具有一长栅极层，且设置于上述半导体基底上；以及一部分空乏平面晶体管，具有一短栅极层，且设置于上述半导体基 底上；其中上述长栅极层的长度大于上述短栅极层。

【技术特征摘要】
US 2003-4-30 10/426,5661.一种可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于所述芯片包括一半导体基底；一完全空乏平面晶体管，具有一长栅极层，且设置于上述半导体基底上；以及一部分空乏平面晶体管，具有一短栅极层，且设置于上述半导体基底上；其中上述长栅极层的长度大于上述短栅极层。2.根据权利要求1所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于上述完全空乏平面晶体管的上述长栅极层的长度大于宽度。3.根据权利要求1所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于上述部分空乏平面晶体管的上述短栅极层的宽度大于长度。4.根据权利要求1所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于上述完全空乏平面晶体管的上述长栅极层的长度为120～1000nm。5.根据权利要求1所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于上述部分空乏平面晶体管的上述短栅极层的长度为9～100nm。6.根据权利要求1所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于所述芯片更包括一多重栅极晶体管，设置于上述半导体基底上方。7.根据权利要求6所述的可同时具有部分空乏晶体管与完全空乏晶体管的芯片，其特征在于上述多重栅极晶体管包括一鳍形半导体层，位于上述半导体基底上，其中上述鳍形半导体层具有一源极、一汲极以及位于上述源极和上述汲极之间的一通道区，且上述鳍形半导体层中...

【专利技术属性】
技术研发人员：杨育佳，陈豪育，黄健朝，李文钦，杨富量，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]