直接连结式芯片封装结构制造技术

技术编号:3225668 阅读:203 留言:0更新日期:2012-04-11 18:40
本实用新型专利技术涉及一种直接连结式芯片封装结构,属分立半导体器件及集成电路技术领域。包括芯片1、引线框3和塑封料体5,芯片1置于引线框3的承载基岛3.1上,芯片1背面与承载基岛3.1用胶2粘合,其特点是引线框3的引线脚3.2脚端制成弹簧脚,芯片1正面与引线脚3.2脚端用焊料4直接焊接,塑封料体5将芯片1、引线框3的承载基岛3.1和引线脚3.2脚端封装。本实用新型专利技术能减低电阻抗率、提高电流量和散热能力、降低成本、参数部分可以不用调整、连接牢固。(*该技术在2014年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术涉及一种芯片封装结构,尤其是涉及一种直接连结式芯片封装结构。属分立半导体器件及集成电路

技术介绍
传统的芯片封装一般常用间接引线式结构。其封装结构参见图1~2功能芯片1′置于金属引线框3′的承载基岛上,芯片1′背面与金属引线框3′的承载基岛之间用导电或非导电胶2′连结,芯片1′正面与金属引线框3′的引线脚之间用信号引导金线4′焊接,然后用保护用塑封料体5′将芯片1′、金属引线框3′的承载基岛以及信号引导金线4′封装。其主要存在以下不足1、芯片与金属引线框之间采用金丝焊接,有两个焊接点,接触面积小。缺点是电阻抗率高,电流量限制较大且散热能力较差。2、基岛与金丝打线脚焊接处均需要镀银。缺点是镀银成本较高,且因镀银不良的报废率也较高。3、晶片上焊点方式为金球+热+超声波压在芯片上。缺点是各项作业的参数受限较大,稍有不慎即会造成芯片表面及芯片内部线路受损,且因不同芯片厚度及金丝直径不同即要重新修改参数。
技术实现思路
本技术的目的在于克服上述不足,提供一种能减低电阻抗率、提高电流量和散热能力、降低成本、参数部分可以不用调整、连接牢固的直接连结式芯片封装结构。本技术的目的是这样实现的一种直接连结式芯片封装结构,包括芯片、引线框和塑封料体,芯片置于引线框的承载基岛上,芯片背面与承载基岛用胶粘合,其特点是引线框的引线脚脚端制成弹簧脚,芯片正面与引线脚脚端用焊料直接焊接,塑封料体将芯片、引线框的承载基岛和引线脚脚端封装。而因为有弹性功能的引线脚,所以可以自动调节封芯片厚薄不均的各种压力。与传统打线方式相比,本技术具有如下优点1、用引线脚直接与芯片正面焊接,只有一个焊接点,接触面积大。优点是减低电阻抗率,提高电流量,提高散热能力。2、引线脚焊接处无需镀银。优点是充分节省镀银及因镀银不良的成本费用。3、弹簧引线脚轻轻的压在芯片表面,并采用铅锡银或锡膏进行焊接。优点一是因弹簧的优点可以克服不同芯片厚度,而参数部分几乎可以不用调整;二是接触面积大,连结牢度强,不易被分开。附图说明图1为一般常用间接引线式芯片封装结构正面图。图2为图1的A-A剖示图。图3为本技术直接连结式芯片封装结构正面图。图4为图3的B-B剖示图。具体实施方式如图3~4,本技术为一种直接连结式芯片封装结构。由功能芯片1、芯片与承载基岛连结用导电或非导电胶2、金属引线框3以及保护用塑封料体5组成。功能芯片1置于金属引线框3的承载基岛3.1上,芯片1背面与承载基岛3.1之间用导电或非导电胶2连结,金属引线框3的信号引导引线脚3.2脚端制成弹簧脚,引线脚3.2脚端开设有连结孔3.2.1,引线脚3.2脚端置于芯片1正面,引线脚3.2脚端与芯片1连结用铅锡银或锡膏4焊接,金属焊料4渗入引线脚3.2脚端连结孔3.2.1内,与引线脚3.2脚端呈铆钉状反扣连接,然后用保护用塑封料体5将芯片1、金属引线框3的承载基岛3.1和引线脚3.2脚端封装。本文档来自技高网...

【技术保护点】
一种直接连结式芯片封装结构,包括芯片(1)、引线框(3)和塑封料体(5),芯片(1)置于引线框(3)的承载基岛(3.1)上,芯片(1)背面与承载基岛(3.1)用胶(2)粘合,其特征在于引线框(3)的引线脚(3.2)脚端制成弹簧脚,芯片(1)正面与引线脚(3.2)脚端用焊料(4)直接焊接,塑封料体(5)将芯片(1)、引线框(3)的承载基岛(3.1)和引线脚(3.2)脚端封装。

【技术特征摘要】
1.一种直接连结式芯片封装结构,包括芯片(1)、引线框(3)和塑封料体(5),芯片(1)置于引线框(3)的承载基岛(3.1)上,芯片(1)背面与承载基岛(3.1)用胶(2)粘合,其特征在于引线框(3)的引线脚(3.2)脚端制成弹簧脚,芯片(1)正面与引线脚(3.2)脚端用焊料(4)直...

【专利技术属性】
技术研发人员:梁志忠刘道明周正伟茅礼卿闻荣福
申请(专利权)人:江苏长电科技股份有限公司
类型:实用新型
国别省市:32[中国|江苏]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1