【技术实现步骤摘要】
本专利技术涉及半导体存储器件，更确切地说是能借助于增加位线电流而调整运行的半导体存储器件。熟知的半导体器件包括能执行写和读二种操作的随机存取存储器RAM以及只能进行读操作的只读存储器ROM。ROM中有熟知的动态随面存储器DRAM和静态随机存储器SRAM，而ROM中则有熟知的掩模型ROM和可编程ROM。存储器件含有许多排列成矩阵的存储单元，其中每一存储单元至少对应于一个字线和一个位线。字线加有对相应单元进行存取控制的信号。若字线被激活，则允许对相应的单元存取，否则就不能存取。数据通过位线传输到存储单元或从存储单元传输出来。通常使用“与非”逻辑或者“或非”逻辑电路技术来检测存储器件中的数据。电源节点经过一个负载连接到位线，而位线的另一端连接到读出放大器。在使用“与非”电路的存储器件中，为了提高集成度，将多个存储单元组成一行，而将多个行连接到一个位线上。当连接在一个位线上的行数增加时，位线的寄生电容和存在于位线和行之间的结电容都要增加，以致与位线有关的总电容增加，引起位线中时间延迟的增加。本专利技术的目的是提供一种能够高速运行的半导体存储器件。为达到上述目的，根据...
【技术保护点】
一种半导体ＳＲＡＭ单元电路，它包含一个位线、一个反位线和一个字线，其特征在于还包括： 一个第一电流驱动晶体管，它有一个发射极、一个收集极和一个基极，其发射极与所述位线相连接； 一个第二电流驱动晶体管，它有一个发射极、一个收集极和一个基极，其发射极与所述反位线相连接； 一个数据锁存单元，它有一个第一节点和一个第二节点，并以第一节点和第二节点之间电位差的形式来储存数据； 一个连接在所述第一电流驱动晶体管基极和所述数据锁存单元第一节点之间、并根据所述字线的信号而在“通”与“断”之间转换的第一存取晶体管；以及 一个连接在所述第二电流驱动晶体管基极和所述...
【技术特征摘要】
KR 1993-3-5 3299/931.一种半导体SRAM单元电路，它包含一个位线、一个反位线和一个字线，其特征在于还包括一个第一电流驱动晶体管，它有一个发射极、一个收集极和一个基极，其发射极与所述位线相连接；一个第二电流驱动晶体管，它有一个发射极、一个收集极和一个基极，其发射极与所述反位线相连接；一个数据锁存单元，它有一个第一节点和一个第二节点，并以第一节点和第二节点之间电位差的形式来储存数据；一个连接在所述第一电流驱动晶体管基极和所述数据锁存单元第一节点之间、并根据所述字线的信号而在“通”与“断”之间转换的第一存取晶体管；以及一个连接在所述第二电流驱动晶体管基极和所述数据锁存单元第二节点之间、并根据所述字线的信号而在“通”与“断”之间转换的第二存取晶体管。2.一种半导体存储器结构，它包含一个半导体衬底、多个形成在所述半导体衬底上的字线、设置在衬底和字线之间的一个第一隔离层、多个形成在所述第一隔离层上的位线以及设置在第一隔离层和位线之间的一个第二隔离层，其特征在于还包括多个形成在所述半导体衬底上的行，每个行由多个串连的存储单元组成并有一端接地，其中的每个存储单元由根据预定的程序从一个第一存储单元和一个第二存储单元中选出的一个构成，第一存储单元与相应的字线信号无关处于“通”，而第二存储单元根据相应的字线信号可在“通”与“断”之间转换；多个选行晶体管，各有一个接到相应行另一端的源极、一个接收相应的选行信号的栅极和一个公共漏区，其中的公共漏区用作二个相邻选行晶体管的漏极；以及多个电流驱动晶体管，各有一个由一个阱构成的收集极、一个由排列在阱上的公共漏区组成的基极和一个形成在第一隔离层和第二隔离层之间的半导体层构成的发射极，该半导体层通过第一隔离层中的接触孔连接到公共漏区而且通...
【专利技术属性】
技术研发人员：崔正达，徐康德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。