存储器单元装置及其制造方法制造方法及图纸

本发明专利技术涉及一种存储器单元装置，根据本发明专利技术多个存储器单元存在于半导体衬底（１０）的主表面区，其中每个存储器单元各包含至少一个具有源极（２９）、栅极（ＷＬ１或ＷＬ２）和漏极（６０）的ＭＯＳ晶体管，存储器单元主要按照平行存储器单元行的方式安排，其中相邻的存储器单元的行通过一条绝缘沟（２０）彼此绝缘，并且相邻的存储器单元行各自至少包含一条位线（６０），并且两相邻存储器单元行的位线（６０）彼此相向取向。根据本发明专利技术这种存储单元装置是这样设计安排的，使绝缘沟（２０）比位线（６０）更深地延伸入半导体衬底（１０）内，并且至少有源极（２９）和／或漏极的部分区域在绝缘均下。此外，本发明专利技术还涉及这种存储器单元装置的一种制造方法。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种存储器单元装置，其中多个存储器单元存在于半导体衬底的主表面区，其中每个存储器单元各包含至少一个具有源极、栅极和漏极的MOS晶体管，存储器单元主要按照平行存储器单元行的方式安排，其中相邻的存储器单元的行通过一条绝缘沟彼此绝缘，并且相邻的存储器单元行各自至少包含一条位线，并且其中两相邻存储器单元行的位线彼此相向取向。此外，本专利技术还涉及这种存储器单元装置的一种制造方法。存储器单元在非常多的
内获得应用。在存储器单元，它既涉及称为ROM(Read Only Memory)的只读存储器，也涉及称作PROM(Programmable ROM)的可编程存储器。在半导体衬底上的存储器单元装置其特点为它对储存其内的信息允许自由选择地存取。它包含许多晶体管。在读取过程，逻辑状态1或0安排给通过晶体管的电流是存在还是不存在。通常信息的储存通过使用其沟道区具有按照所希望的截止特性掺杂的MOS晶体管来实现。一种这类的存储器单元装置在US-PS 5 306 941内已说明。在这种存储器单元装置中位线安排在存储器单元凸梁的边缘区，其中相邻存储器单元凸梁的位线彼此相向取向。这时位线本文档来自技高网...

【技术保护点】
存储器单元装置， －其中，在半导体衬底（１０）的主面区存在多个存储器单元（２３０）， －其中，存储器单元（２３０）各自包含至少一只具有源极（２９）、栅极和漏极的ＭＯＳ晶体管， －其中，存储器单元（２３０）安排在基本平行走向的存储器单元行内， －其中，相邻的存储器单元行通过一条绝缘沟（２０）绝缘， －其中，相邻的存储器单元行各自包含至少一条位线（６０，６０′，６０″）以及 －其中，两相邻存储器单元行的位线（６０，６０′，６０″）彼此相向取向，其特征为： 绝缘沟（２０）比位线（６０，６０′，６０″）更深嵌入半导体衬底（１０）内并且在绝缘沟（２０）之下至少存...

【技术特征摘要】
DE 1998-3-24 19812948.31.存储器单元装置，-其中，在半导体衬底(10)的主面区存在多个存储器单元(230)，-其中，存储器单元(230)各自包含至少一只具有源极(29)、栅极和漏极的MOS晶体管，-其中，存储器单元(230)安排在基本平行走向的存储器单元行内，-其中，相邻的存储器单元行通过一条绝缘沟(20)绝缘，-其中，相邻的存储器单元行各自包含至少一条位线(60，60′，60″)以及-其中，两相邻存储器单元行的位线(60，60′，60″)彼此相向取向，其特征为绝缘沟(20)比位线(60，60′，60″)更深嵌入半导体衬底(10)内并且在绝缘沟(20)之下至少存在一个源极(20)和／或漏极的分区。2.根据权利要求1所述的存储器单元装置，其特征为相邻的MOS晶体管的源极(29)和／或漏极作为相联的掺杂区形成。3.根据权利要求1或2之一所述的存储器单元装置，其特征为绝缘沟(20)比位线(60，60′，60″)更深0．1～0．5μm嵌入半导体衬底(10)内。4.根据权利要求1至3之一所述的存储器单元装置，其特征为...

【专利技术属性】
技术研发人员：H雷辛格，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]