【技术实现步骤摘要】
用场效应管和双极基极多晶硅层制造多晶硅电容器的方法本专利技术涉及制造集成电路(IC)的方法，确切地说是利用场效应晶体管(FET)栅层和双极SiGe非本征基极多晶硅层来形成电容器的基底平板，从而制造BiCMOS器件上的多晶硅-多晶硅，亦即多晶-多晶电容器的方法。更具体地说，本专利技术涉及利用制作金属氧化物半导体(MOS)晶体管的栅和BiCMOS(亦即双极器件和互补金属氧化物半导体(CMOS)器件)中的双极晶体管的基极结构的工艺步骤和结构，来制造多晶-多晶电容器的方法。在半导体器件制造领域中，CMOS(互补金属氧化物半导体)和BiCMOS(双极器件和互补金属氧化物半导体)工艺已经被广泛地用来在单个芯片上集成高度复杂的模拟-数字子系统。在这种子系统中，通常需要高精度的电容器。有几种电容器可用，包括扩散-多晶电容器、多晶-多晶电容器、以及金属-金属电容器。为了满足对目前这一代集成器件中的高精度电容器的需求，已经越来越多地使用多晶-多晶电容器。多晶-多晶电容器尽管精度高，但由于比较容易制造并具有优于扩散-多晶电容器而劣于金属-金属电容器的电学性能，故多晶-多晶电容器是高成本...
【技术保护点】
一种在衬底上同时制作多晶－多晶电容器、ＭＯＳ晶体管、和双极晶体管的方法，它包含下列步骤： 在衬底上淀积和图形化第一多晶硅层，以构成所述电容器的第一平板电极和ＭＯＳ晶体管的电极；以及 在衬底上淀积和图形化第二多晶硅层，以构成所述电容器的第二平板电极和双极晶体管的电极， 所述第二多晶硅层包含ＳｉＧｅ多晶硅。
【技术特征摘要】
US 2000-3-1 09/5166151．一种在衬底上同时制作多晶-多晶电容器、MOS晶体管、和双极晶体管的方法，它包含下列步骤：在衬底上淀积和图形化第一多晶硅层，以构成所述电容器的第一平板电极和MOS晶体管的电极；以及在衬底上淀积和图形化第二多晶硅层，以构成所述电容器的第二平板电极和双极晶体管的电极，所述第二多晶硅层包含SiGe多晶硅。2．权利要求1的方法，其中MOS晶体管的电极包含制作在栅氧化物上的多晶硅栅，所述栅氧化物被制作在衬底的表面上，此衬底在所述多晶硅栅下方具有源区和漏区。3．权利要求2的方法，其中的衬底是选自Si、Ge、SiGe、GaAs、InAs、层状半导体衬底的半导体材料。4．权利要求2的方法，其中的衬底还包含浅沟槽隔离区和子收集极区，所述子收集极区被制作在所述各个浅沟槽隔离区之间。5．一种制作多晶-多晶电容器的方法，它包含下列步骤：(a)在半导体结构的表面上制作叠层膜，所述结构包含金属氧化物半导体器件的至少一个栅区和制作在其表面上的多晶-多晶电容器的底部多晶硅平板，所述叠层膜包括至少一个多晶硅层；(b)在所述叠层膜中制作双极窗口，使所述半导体结构的至少部分所述表面暴露出来，其中所述双极窗口被制作在随后要制造双极器件的区域中；(c)在所述叠层膜的所述多晶硅层的暴露部分上制作SiGe多晶硅膜的同时，在所述双极窗口中制作SiGe外延层；(d)用第一导电类型的掺杂剂原子，对部分所述SiGe多晶硅膜以及所述SiGe外延层进行选择性掺杂；(e)在部分所述掺杂的SiGe外延层上制作图形化的钝化层；(f)在所述图形化的钝化层上以及制作在所述双极窗口中的所述掺杂的SiGe外延层上，制作图形化的掺杂的发射极多晶硅层，从而完成所述双极器件的制造，所述掺杂的发射极多晶硅层具有不同于所述掺杂的SiGe外延层的导电性；以及(g)清除所述掺杂的SiGe多晶硅膜的选定部分并保留所述叠层膜的各个层，以便暴露所述金属氧化物半导体的所述栅，同时保护所述双极器件区和所述多晶-多晶电容器的所述底部多晶硅平板上方的所述掺杂的SiGe多晶硅层。6．权利要求5的方法，其中所述叠层膜还包含底部绝缘层和可选的顶部绝缘层。7．权利要求6的方法，其中所述叠层膜的所述顶部和底部绝缘层是相同的或不同的选自SiO2和氮氧化硅的绝缘材料。8．权利要求7的方法，其中所述顶部和底部绝缘层都由SiO2组成。9．权利要求6的方法，其中所述顶部绝缘层的厚度约为100-1000埃。10．权利要求6的方法，其中所述底部绝缘层的厚度约为50-1000埃。11．权利要求5的...
【专利技术属性】
技术研发人员：DD库尔鲍赫，GG弗里曼，S苏坂纳，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。