特定用途的基于事件的半导体存储器测试系统技术方案

一种用于测试半导体器件的半导体测试系统，设有多个不同的测试器模块和一算法模式产生器（ＡＬＰＧ），该算法模式产生器产生专用于被测器件中预期存储器的算法模式，从而获得低成本和特定用途的存储器测试系统。该半导体测试系统包括两个或更多个性能相互不同的测试器模块；一个用于产生算法模式的ＡＬＰＧ模块，该算法模式对该存储器是特定的；一测试系统主机，以容纳测试器模块和ＡＬＰＧ模块之组合；一测试固定装置，用于电连接该测试器模块和被测器件；一设置在该测试固定装置上的操作板，用于安装被测器件；及一主计算机，通过经测试器总线与测试器模块的通信，以控制该测试系统总的运行。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】特定用途的基于事件的半导体存储器测试系统本专利技术涉及一种半导体测试系统，用于测试半导体集成电路，例如大规模集成(LSI)电路，更具体地说，是涉及一种低成本的半导体测试系统，该系统具有基于事件的测试器结构，其设置专用于测试特定型号的存储器件。本专利技术之基于事件的半导体存储器测试系统是通过自由组合多个性能相同或不同的测试器模块和一个算法模式产生模块而构成，该算法模式产生模块用于具体针对想要测试的存储器件产生一个算法测试模式，从而建立一低成本测试系统。除了安装在该测试系统的一主机中的该测试器模块和算法模式产生模块之外，还有一个只对于被测试的存储器才有的功能模块，该模块可以安装在测试固定装置中，从而构成一存储器测试系统，该系统既能实现存储器测试，又能实现与存储器测试相关的特别处理。图1是表示一半导体测试系统之示例的示意方框图，该系统为常规技术中用于测试半导体集成电路(“被测器件”或“DUT”)的系统，也称为IC测试器。在图1的示例中，一测试处理器11是一个专用的处理器，它设置于该半导体系统内，通过测试器总线TB以控制该测试系统的运行。根据测试处理器11的模式数据，一模式产生器12提供时序数据和波形数据分别给一时序发生器13和一波格式器14。测试模式由波格式器14采用模式产生器12的波形数据和时序发生器13的时序数据而产生，该测试模式通过驱动器15被提供给被测器件(DUT)。在这种情况，被测器件(DUT)19是一存储器件，用于该DUT的测试模式包括地址数据、写入数据和控制数据。在该DUT的预定-->地址中写入预定数据后，地址中的数据被读出，以确定在存储器中的数据是否与该写入数据相同。更具体地说，通过一模拟比较器16以一预定的起点电压为基准，把从该DUT19中读出的数据转换为逻辑信号；由逻辑(模式)比较器17，对该逻辑信号与所期望的、来自模式产生器12的数据值(写入数据)进行比较。该逻辑比较的结果被存储在故障存储器18并在以后的故障分析阶段被用到，该存储器18对应于该DUT的地址。在这种存储器测试中，用于写入或读出被测试存储器件的地址数据和写入数据可以是一个模式，该模式由一个基于数学算法的序列而产生。这样一个模式产生算法将根据特定的被测试存储器件之物理结构和测试目的而选择。以上提到的电路结构被设置到该半导体测试系统的每一测试引线。因此，由于大规模半导体测试系统有大量的测试引线，例如从256个测试引线到2048个测试引线，相同数量的、如图1所示的电路结构被组合起来，实际的半导体测试系统成为一个很大的系统。图2所示为这样一个半导体测试系统的外观的一个示例。该半导体测试系统主要由一主机22、测试头24和工作站26组成。该工作站26是一台计算机，例如，配置有图形用户接口(GUI)，其功能是作为该测试系统与用户之间的接口。该测试系统的运行、测试程序的产生及测试程序的执行都是通过工作站26而被实施。主机22包括大量的测试引线，每一个都具有如图1所示的测试处理器11、模式产生器12、时序发生器13、波格式器14和比较器17。测试头24包括大量的印刷电路板，每一电路板都具有如图1所示的引线电子线路20。驱动器15、模拟比较器16和用于切换被测器件引线的开关(未示出)被设置于引线电子线路20中。例如，测试头24为圆柱形，其中构成引线电子线路20的印刷电路板呈放射状排列。在测试头24的上表面，被测器件19被插入在操作板28之-->中心附近的测试槽中。在引线电子线路20和操作板28之间，设置有一引线(测试)固定装置27，该固定装置27是一个接触式结构，用于通过它传送电信号。引线固定装置27包括大量的接触器，例如pogo引线(pogo-pin)，用于电连接引线电子线路20和操作板28。如以上所提到的，被测器件19从引线电子线路接收测试模式，并产生应答输出信号。在常规的半导体测试系统中，为了产生施加于被测器件的测试模式，该测试数据已被采用，它由被称之为基于周期的格式(cyclebased format)来描述。在该基于周期的格式中，每一个在该测试模式中可变的格式是针对半导体测试系统的每一测试周期(测试器频率)而被描述。更明确地说，在该测试数据中的测试周期(测试器频率)描述、波形(波形种类、边缘时序)描述和向量描述详细说明了在特定测试周期中的测试模式。在被测器件的设计阶段，在计算机辅助设计(CAD)的环境下，通过一测试台，所设计出的结果数据由一逻辑模拟处理而得以鉴定。然而，通过测试台而获得的该设计鉴定数据采用基于事件的格式来描述。在基于事件的格式中，特定测试模式中的每一个变化点(事件)被根据时间段描述，例如从“0”到“1”或从“1”到“0”。该时间段的定义，例如，采用从一预定参考点开始的绝对时间段或是在两个邻近事件之间的相对时间段。本专利技术的专利技术人在美国专利申请号为09/340,371的文件中公开了两种测试模式之间的比较，一种是采用该基于周期的格式中的测试数据的测试模式构成，另一种是采用基于事件的格式中的测试数据的测试模式构成。本专利技术的专利技术人还提出了一种基于事件的测试系统，作为一种新概念的测试系统。在属于该专利技术之相同受让人的美国专利申请号为09/406,300的文件中，对于这种基于事件的测试-->系统的结构及运行给出了详细说明。如上所述，在半导体测试系统中，设置了大量的印刷电路板以及诸如此类物等，其数量等于或大于测试引线的数量，导致一个在总体上非常大的系统。在常规的半导体测试系统中，印刷电路板等相互是相同的。例如，在一高速及高鉴别力的半导体测试系统中，例如测试频率为500MHz，时序精度为80微微秒，印刷电路板对于所有的测试引线都具有同样强的能力，每一引线都能满足该测试频率和时序精度。因此，这种常规的半导体测试系统不可避免地变成一个成本非常昂贵的系统。而且，由于在每一测试引线采用相同的电路结构，该测试系统只能实施有限的测试类型。例如，在用于测试存储器件的半导体测试系统中，用于产生施加于被测存储器的算法测试模式的算法模式产生器(ALPG)，其配置使得它能对于预期的存储器件产生任何类型的模式。然而，最适合于存储器件的算法模式根据存储器件的类型而不同。因此，在这种情况下，被测试的存储器的类型是有限的，这样的算法模式产生器导致其包括一些将在测试中从未被使用的功能，这就增加了总的成本。而且，在常规的半导体存储器测试系统中，该算法模式产生器(ALPG)产生一个直接施加于被测存储器件的算法测试模式。在此情况下，该测试模式必须被以该被测存储器的实际运行速度而产生。因此，所设计的该算法模式产生器(ALPG)必须使其能够高速产生算法测试模式，从而导致成本的进一步增加。常规的半导体测试系统之所以在如上所述的所有测试引线中设置相同的电路结构，结果使其不能通过具有不同的电路结构以同时实施两种或更多种类型不同的测试，其原因之一在于该测试系统的配置使其采用基于周期的测试数据而产生测试模式。在采用基于周-->期的概念产生测试模式的过程中，其软件和硬件都趋于复杂，因此，要在该测试系统中包含不同的电路结构和相关的软件，实际上是不可能的，这将使该测试系统更加复杂。而且，由于这些原因，对于用于存储器件测试的算法模式产生器(ALPG)而言，有必要实现高速运行并产生适本文档来自技高网...

【技术保护点】
一种半导体测试系统，包括：两个或更多个测试器模块，它们的性能彼此相同或不同；一算法模式产生器（ＡＬＰＧ）模块，用于产生算法模式，该算法模式对于被测器件中的存储器是特定的；一测试系统主机，用于在其中容纳测试器模块和ＡＬＰＧ模块的任 意组合；一测试固定装置，设置于该测试系统主机上，用于电连接该测试器模块和被测器件；一操作板，设置在测试固定装置上，用于安装被测器件；及一主计算机，通过经测试器总线与该测试系统中的测试器模块进行通信，该主计算机用于控制该半导体测试 系统总的运行。

【技术特征摘要】
【国外来华专利技术】US 2000-4-14 09/549,7341、一种半导体测试系统，包括：两个或更多个测试器模块，它们的性能彼此相同或不同；一算法模式产生器(ALPG)模块，用于产生算法模式，该算法模式对于被测器件中的存储器是特定的；一测试系统主机，用于在其中容纳测试器模块和ALPG模块的任意组合；一测试固定装置，设置于该测试系统主机上，用于电连接该测试器模块和被测器件；一操作板，设置在测试固定装置上，用于安装被测器件；及一主计算机，通过经测试器总线与该测试系统中的测试器模块进行通信，该主计算机用于控制该半导体测试系统总的运行。2、根据权利要求1所述的半导体测试系统，其中，当被测器件包括逻辑功能和存储功能时，该多个测试器模块包括用于对被测器件进行逻辑测试的逻辑测试器模块和进行存储测试的存储测试器模块，从而实现同时以并行方式的逻辑测试和存储测试。3、根据权利要求1所述的半导体测试系统，其中还包括安装在测试固定装置中的功能模块，该模块是特为被测器件中的存储器之功能而设计的。4、根据权利要求3所述的半导体测试系统，其中的功能模块是一个存储修复模块，用于确定一个修复算法以在存储器中执行存储修复处理。5、根据权利要求1所述的半导体测试系统，其中的ALPG模块由现场可编程门阵列(FPGA)组成。6、根据权利要求2所述的半导体测试系统，其中的ALPG模块通过由流水线组成的数据传输装置，将用于产生算法模式的事件数据转送到存储测试器模块。7、根据权利要求1所述的半导体测试系统，其中用于连接测试固定装置和测试器模块的规格被标准化。8、根据权利要求1所述的半导体测试系统，其中，许多测试器引线被可变地分配给测试器模块。9、根据权利要求1所述的半导体测试系统，其中，许多测试器引线被可变地分配给测试器模块，这种测试引线的分配及其修改由来自主计算机的地址数据...

【专利技术属性】
技术研发人员：菅森茂，
申请(专利权)人：株式会社鼎新，
类型：发明
国别省市：JP[日本]