半导体装置及其设计方法和设计装置制造方法及图纸

一种半导体装置，在各层本来疏的部分具有假图形，这些假图形与作为电源线和地线的某一方的基准引线电气连接。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体装置及其设计方法。进而涉及实现该设计方法的设计装置。已有技术通常，在半导体装置的制造工序中，有时使用照相制版技术。具体而言，如附图说明图17所示，就是通过在被除去层6之上形成所希望的图形的掩模5并向其照射光，使被除去层6中未被掩模5覆盖的部分变质而除去。但是，如图17所示，随掩模5的图形的部位不同而有疏密之差时，疏的部分由于发生光的映射、干涉等现象，光将入射到掩模5的背面侧，从而形成的图形的精度(以下，称为「图形精度」)将劣化。结果，有时形成的引线的宽度比预定的还要窄。在引线的宽度为0.35μm、0.25μm等先有的半导体装置的制造中，该影响不是什么太大的问题。但是，近年来，引线已向微细化方向发展，宽度小于0.18μm的引线已可以制造了，在这样细的引线的制造中，这个问题在现实中已引起合格率下降，成为不可忽视的问题。因此，本专利技术的目的旨在消除照相制版技术中的掩模的疏密之差，以及为了消除该疏密而设置的新的结构不会引起串音噪音的问题。专利技术概述为了达到上述目的，在本专利技术的半导体装置的1个局部面上，具有在使用照相制版技术进行制造的半导体装置中为了消除由于光掩模的配置的疏密差引起的在疏的部分发生的曝光时图形精度的劣化设置的用以缓和上述疏密差的假的图形。通过采用该结构，由于假的图形的存在，缓和了疏密差，结果，在照相制版技术中，便可防止引起图形精度的劣化。另外，在本专利技术的其他局部面上，具有用于缓和配置的图形的疏密差的假的图形、电源线和地线，上述假的图形与作为上述电源线和上述地线中的任意一方的基准引线电气连接。通过采用该结构，假的图形成为所谓的非悬浮状态，固定为电源线或地线的电位。这样，假的图形就起屏蔽的作用，从而可以防止在信号引线间发生的串扰。在上述专利技术中，上述假的图形与上述基准引线的电气连接，作为第1工序，进行将所有的上述假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、上述探索的结果，在检测到上述未连接的假的图形时就将其作为相邻的假的图形、在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形、从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对于上述基准引线和与上述基准引线同电位的所有的引线，循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方作为新的基准引线，取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，从而成为沿着通过上述工序决定的路径进行电气连接。通过采用上述结构，原则上可以将所有的假的图形与基准引线电气连接，所以，可以实现基本上所有的假的图形电位固定、难于发生串扰的半导体装置。另外，如果是这样的结构，可以实现能够用一定的算法语言基本上自动地决定假的图形的层间连接的方法的半导体装置。另外，为了达到上述目的，在本专利技术的半导体装置的设计方法中，根据提供的引线配置信息发生用于消除引线图形的疏密差、根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线而将上述假的图形与上述基准引线电气连接，作为第1工序，进行将上述所有的假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相互重叠的上述未连接的假的图形并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方希望新的基准引线取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，导出各假的图形与上述电源线和上述地线中的某一个的连接路径信息。通过采用上述方法，原则上可以以所有的假的图形为对象有效地进行与电源线或地线的电气连接。各假的图形通过与电源线或地线电气连接，电位固定，所以，位于信号引线间的假的图形就起屏蔽的作用，从而可以防止串扰的不良影响。在上述专利技术中，在方案的设计作业之后，进行上述半导体装置的设计方法，然后，进行设计规划检查、电路图与方案的一致检验和引线的电容和电阻的计算。通过采用该方法，可以防止计算时与实际的半导体装置试验时的不一致，从而可以进行高精度的预测。另外，为了达到上述目的，本专利技术的存储媒体是记录用于使电子计算机进行上述半导体装置的设计方法的程序的存储媒体。通过采用该结构，可以由计算机自动地进行上述设计方法，所以，可以减少操作员的负担，从而可以迅速而正确地进行。为了达到上述目的，在本专利技术的半导体装置的设计中，具有假的图形发生单元、未连接的假的图形设定单元、第1循环地作业实施单元和第2循环的作业实施单元，假的图形发生单元根据提供的引线配置信息发生用于消除引线图形的疏密差的假的图形；未连接的假的图形设定单元根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线、为了将上述假的图形与上述基准引线电气连接而进行将上述所有的假的图形设定为未连接的假的图形的工序；第1循环的作业实施单元作为假的图形连接作业而以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形而在上述对象引线与上述相邻的假的图形之间设置层间连接、同时对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行将上述相邻的假的图形设定变更为不是上述未连接的假的图形而将上述相邻的假的图形设定变更为与上述对象引线同电位的作业；第2循环的作业实施单元将上述电源线和上述地线中的另一方作为新的基准引线取代上述基准引线、对上述基准引线和与上述基准引线同电位的所有的引线循环的反复进行上述假的图形的连接作业。通过采用上述结构，便可进行假的图形的配置和根据各假的图形进行有效地配置与电源线或地线的电气连接的设计。附图简短描述图1是表示本专利技术实施例2的半导体装置的设计过程的第1工序的平面图。图2是表示本专利技术实施例2的半导体装置的设计过程的第2工序的第1例平面图。图3是表示本专利技术实施例2的半导体装置的设计过程的第2工序的第2例平面图。图4是表示本专利技术实施例2的半导体装置的设计过程的第2工序的第1例的剖面图。图5是表示本专利技术实施例2的半导体装置的设计过程的第2工序的第3例的平面图。图6是表示本专利技术实施例2的半导体装置的设计过程的第3工序的平面图。图7是表示本专利技术实施例2的半导体装置的设计过程的第3工序的剖面图。图8是表示本专利技术实施例2的半导体装置的设计过程的第4工序的平面图。图9是表示本专利技术实施例2的半导体装置的设计过程的第4工序的剖面图。图10是表示本专利技术实施例2的半导体装置的设计过程的第5工序的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于：具有用于缓和配置的图形的疏密差的假图形、电源线和地线，上述假图形与作为上述电源线和上述地线的某一方的基准引线电气连接。

【技术特征摘要】
JP 2000-8-23 231861/001.一种半导体装置，其特征在于具有用于缓和配置的图形的疏密差的假图形、电源线和地线，上述假图形与作为上述电源线和上述地线的某一方的基准引线电气连接。2.按权利要求1所述的半导体装置，其特征在于上述假图形与上述基准引线的电气连接，作为第1工序，进行将上述所有的假图形设定为未连接假图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个对象引线为起点、探索在指定距离以下在上下方向相邻的相互重叠的上述未连接的假的图形、上述探索的结果，在检测到上述未连接的假的图形时就将其作为相邻的假的图形、在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述相邻的假的图形设定变更为不是上述未连接的假的图形、从而将上述相邻的假的图形设定变更为与上述对象引线同电位的工序，对于上述基准引线和与上述基准引线同电位的所有的引线，循环地反复进行上述第2工序，此外，将上述电源线和上述地线中的另一方作为新的基准引线，取代上述基准引线，通过对上述基准引线和与上述基准引线同电位的所有的引线循环地反复进行上述第2工序，从而成为沿着通过上述工序决定的路径进行电气连接。3.一种半导体装置的设计方法，其特征在于在半导体装置的设计中，根据提供的引线配置信息发生用于消除引线图形的疏密差、根据提供的电源线和地线的配置信息将电源线和地线中的一方作为基准引线而将上述假的图形与上述基准引线电气连接，作为第1工序，进行将上述所有的假的图形设定为未连接的假的图形的工序，作为第2工序，进行以上述基准引线和作为与上述基准引线同电位的引线中的1个的对象引线为起点、探索在指定距离以下在上下方向相互重叠的上述未连接的假的图形并在上述探索的结果检测到上述未连接的假的图形时就将其作为相邻的假的图形在上述对象引线与上述相邻的假的图形之间设置层间连接、同时将上述...

【专利技术属性】
技术研发人员：伊藤仁一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]