具有低介电常数的高热导层的半导体组件的制造方法技术

本发明专利技术公开了一种具有低介电常数的高热导层的半导体组件制造方法，用以在具有一金属连线的半导体基底上方形成一内金属介电层。其中，系利用具有低介电常数与高流动性的介电质来得到平坦化的内金属介电层，并以一反调光阻覆盖于金属连线以外的部分，然后进行氮气离子植入，于沟填层中形成一高热导结构，用以增加内金属介电层的垂直热导。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有低介电常数的高热导(High ThermalConductivity)层的半导体组件制造方法，特别涉及一种可在半导体组件的内金属介电层中，增加垂直热导(Vertical Thermal Conductivity)的制造方法。对于集成电路的设计而言，连线的延迟对于操作速度的发展是一很重大的限制。为了减少信号传播在连线中所造成的延迟，对于超大规模集成电路(VLSI)的设计而言，连线的延迟已借助利用多种介电常数较氧化硅层为低的新式绝缘材料而降低。一般而言，此种新式介电材料的热导都较传统的氧化硅低，然而此种趋势发展的结果，会影响到诸如VLSI可靠性(Reliability)的问题。例如，具有较差的附着能力(Adhesion)、容易导致出气(Outgassing)的现象、增加热阻而导致温度场(Temperature Field)的问题等。在目前的研究报告中指出，介电材料的垂直热导大约是基底二氧化硅材料的1/6；而相邻金属线间的侧向热导大约与基底的二氧化硅相同。传统的方法为了克服上述问题，故而利用部份回蚀刻的方法，然而却降低了表面的平坦度；或是利用非回蚀刻的方法，但亦需利用其它处理步骤，却也因而增加了介电层的厚度，亦导致连线延迟的问题。附图说明图1A～1C所示是传统半导体组件的内介电层的工艺剖面图。首先，请参照图1A，在一形成有一金属连线12的半导体基底10上方沉积一下层氧化层14，覆盖半导体基底10，作为后续内金属介电层的下层。接着，如图1B所示，涂布一旋涂式玻璃(SOG)或以次常压化学气相沉积法(SACVD)形成一氧化层16于下层氧化层14上方。并以回蚀刻的方法，例如是以干蚀刻法去除部份氧化层16至下层氧化层14或金属连线12处，以利与后续平坦化的实现。然后，如图1C所示，以电浆化学气相沉积法形成一内金属介电层18于氧化层16上方。最后，再以化学机械研磨法平坦化内金属介电层18，并留下厚度约为8000的内金属介电层18的厚度，完成传统半导体组件的内介电层的制做。在上述工艺中，所得到的内金属介电层，由于在垂直方向的热导能力(如上所称的垂直热导)远较其余部份热导能力为低，例如为相邻金属线间的侧向热导或是基底热导的1/6。亦即在垂直方向的散热能力不佳，因而容易影响半导体组件的电气特性，甚至破坏组件。有鉴于此，本专利技术的主要目的就是在于提供一种具有低介电常数的高热导层的半导体组件制造方法，利用低介电常数的介电材料来作为内金属介电层，以氮气离子植入来增加内金属介电层的垂直热导，改善介电材料的散热能力。并同时利用平坦化效果极佳的高分子化合物等来改善平坦化的效果，不需利用化学机械研磨法即可有效达到介电层的平坦化。根据本专利技术的目的，提出一种具有低介电常数的高热导层的半导体组件制造方法，用来在具有一金属连线的半导体基底上方形成一内金属介电层。首先，形成一下层氧化层于半导体基底上方，作为内金属介电层与金属连线接触的下层。接着，形成一具有低介电常数的可流动性的沟填层，具有较佳的平坦化效果。然后，形成一光阻层于沟填层上方，并定义沟填层以得到一反调光阻覆盖于金属连线以外的部份。之后，以反调光阻为离子植入罩幕，进行氮气离子植入，于沟填层中形成一高热导结构，再移除反调光阻，改善传统方法造成的低垂直热导的缺点。最后，沉积一顶氧化层于沟填层上方，完成内金属介电层的制造方法。根据本专利技术的目的，另外提出一种具有低介电常数的高热导层的半导体组件制造方法。其中，内金属介电层系形成于具有复数个金属连线的半导体基底上方。在内金属介电层中包括有一下层氧化层、一具有低介电常数的可流动性的沟填层与一顶氧化层。其中，形成高垂直热导的方法，系以一反调光阻覆盖于金属连线以外的部份，然后利用反调光阻为离子植入罩幕，进行氮气离子植入，将未被反调光阻所覆盖的原有薄膜的特性改变，使其不具有低介电常数，但有高的热稳定性，进而具有较好的热导性质。本专利技术在高热导层的半导体组件制造方法中，利用有机高分子化合物或氢三氧硅甲烷以得到平坦的内金属介电层，不需以化学机械研磨法，来得到较佳的平坦化，进而避免以干蚀刻法作回蚀刻时，在芯片表面形成副产物(By-Product)高分子化合物，导致可靠度的问题。因此，本专利技术的特征之一是提供一种具有低介电常数的高热导层的半导体组件制造方法，利用有机高分子化合物或氢三氧硅甲烷以得到平坦的内金属介电层，不需以化学机械研磨法来得到较佳的平坦化。本专利技术的特征之二是避免以干蚀刻法作回蚀刻时在芯片表面形成副产物的高分子化合物，导致可靠度的问题。本专利技术的特征之三是利用反调光阻作为离子植入罩幕，并进行氮气离子植入以使得内金属介电层具有较高的垂直热导与组件电容值。为使本专利技术的上述目的、特征和优点能更明显易懂，特举一较佳实施例，并配合附图，作详细说明如下图1A～1C是传统半导体组件的内介电层的工艺剖面图；图2A～2D是依照本专利技术一较佳实施例的一种具有低介电常数的高热导层的半导体组件工艺剖面图。其中，部件与附图标记分别为10、20半导体基底12、22金属连线14、24下层氧化层16氧化层18内金属介电层 26沟填层26a 高热导结构28光阻层28a 反调光阻 29顶氧化层接着，如图2B所示，形成一具有低介电常数的可流动性的沟填层26，例如是黏稠性高、平坦化效果佳的有机高分子化合物R7或是氢三氧硅甲烷(Hydrogen Silsesquioxane，HSQ)，利用沟填层26的低介电常数与高流动性而得到较佳的平坦化效果。并且不需再以干蚀刻的方法来回蚀刻去除旋涂式玻璃，避免在芯片表面形成高分子化合物，导致可靠度的问题。另外，更可改善出气(Out-gassing)现象所形成的中毒介层(Poison Via)的问题。然后，如图2C所示，形成一厚度约5000～1000的光阻层28覆盖于沟填层26上方，并以微影与蚀刻的方法定义光阻层28，得到一金属连线22的反调(Reverse Tone)光阻28a，反调光阻28a系覆盖于金属连线22以外的部份。之后，并以反调光阻28a作为离子植入罩幕，进行氮气离子植入于金属连线22上方的沟填层26，得到一高热导结构26a，使得此部分的沟填层26具有较高的热导，亦即使得内金属介电层具有较高的垂直热导，并具有较低的组件电容值。最后，如图2D所示，将反调光阻28a移除，并沉积一顶氧化层(CapOxide Layer)29于沟填层26上方，厚度约为1000～7000左右，完成本专利技术内金属介电层的制造方法。综上所述，虽然本专利技术已以一较佳实施例公开如上，然其并非用以限定本专利技术，任何熟习该技术的人员，在不脱离本专利技术的精神和范围内，当可作各种改进与更新，因此本专利技术的保护范围应当以权利要求书限定的保护范围为准。本文档来自技高网...

【技术保护点】
一种具有低介电常数的高热导层的半导体组件制造方法，用以在具有一金属连线的半导体基底上方形成一内金属介电层，其特征在于：该半导体组件制造方法包括： 形成一下层氧化层于该半导体基底上方； 形成一具有低介电常数的可流动性的沟填层； 形成一光阻层于该沟填层上方，并定义该沟填层以得到一反调光阻； 进行氮气离子植入，在该沟填层中形成一高热导结构； 移除该反调光阻； 沉积一顶氧化层于该沟填层上方。

【技术特征摘要】
【国外来华专利技术】1.一种具有低介电常数的高热导层的半导体组件制造方法，用以在具有一金属连线的半导体基底上方形成一内金属介电层，其特征在于该半导体组件制造方法包括形成一下层氧化层于该半导体基底上方；形成一具有低介电常数的可流动性的沟填层；形成一光阻层于该沟填层上方，并定义该沟填层以得到一反调光阻；进行氮气离子植入，在该沟填层中形成一高热导结构；移除该反调光阻；沉积一顶氧化层于该沟填层上方。2.根据权利要求1所述的半导体组件制造方法，其特征在于该下层氧化层厚度约500～3000。3.根据权利要求1所述的半导体组件制造方法，其特征在于该下层氧化层系以电浆化学沉积法形成。4.根据权利要求1所述的半导体组件制造方法，其特征在于该沟填层为有机高分子化合物R7。5.根据权利要求1所述的半导体组件制造方法，其特征在于该沟填层为氢三氧硅甲烷。6.根据权利要求1所述的半导体组件制造方法，其特征在于该光阻层厚度约5000～1000。7.根据权利要求1所述的半导体组件制造方法，其特征在于该反调光阻系覆盖于该金属连线以外的部份。8.根据权利要求1所述的半导体组件制造方法，其特征在于该顶氧化层厚度约为1000～7000。9.根据权利要求1所述的半导体组件制造方法，其特征在于该内金属介电层包括该下层氧化层、沟填层、高热导结构与顶氧化层。10.一种具...

【专利技术属性】
技术研发人员：蒋星星，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]