介电材料层结构制造技术

本发明专利技术公开了一种ｌｏｗ－ｋ介电材料层结构及其制造方法，该介电材料层结构包括：一基底；一多孔性介电材料，设置于上述基底表面；以及一致密介电材料，设置于上述多孔性介电材料之上。其制造方法包括：提供一基底；在一基底上形成一ｌｏｗ－ｋ的多孔性介电材料，接着，再覆盖上一层致密的介电材料于多孔性介电材料表面。可防止多孔性介电材料剥落（ｐｅｅｌｉｎｇ）的问题发生。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体的结构及其制造方法，特别是关于一种介电材料层的结构及其制造方法。目前已广泛地被用来当作内金属介电层(inter-metal dielectrics；IMD)的材料，常见的有二氧化硅(SiO2)、FSG(fluorinated SiO2)以及台湾应用材料公司所生产的黑钻石(black diamond)。二氧化硅的介电常数约为4。FSG是指氟掺杂的二氧化硅，其介电常数约为3.5。而黑钻石的介电常数则为3。但是，半导体元件运算速度不断地提高，介电常数高于2.5的介电材料已经不能满足需求。因此，熟悉此技术的人员提出一种以旋转涂布法(spin-on)形成介电常数低于2.5的低介电常数材料，这类的低介电常数材料多为有机硅烷聚合物，例如HSQ(hydrogen silsequoxiane)、MSQ(methyl silsequoxiane)，或有机碳烃聚合物Silk、Flare、PAE-2、Velox、BCB等。不过，由于此类多孔性介电材料的耐热性较差，因此往往在后续的热制程中产生形变，造成产品的优良率降低，因此多孔性介电材料通常会再搭配无机介电材料，以弥补多孔性介电材料不耐热的缺点。然而，由于多孔性介电材料与无机介电材料界而间仅是物理性吸附，其吸附力并不够强，故容易剥落。此吸附力不佳的缺点将可能使下一步制程无法进行，甚至造成元件失效，降低制程的优良率，因此并不符合复杂的半导体制程所需。因此，要如何改善低阻值多孔性介电材料层和无机介电材料层之间的吸附力，是目前所面临的一大瓶颈。另一方面，低温化学气相沉积法(chemical vapor deposition，CVD)正处于积极的研制阶段，该法是利用空气与反应性气体混合做为前驱体，用以沉积多孔性介电材料。然而，以低温化学气相沉积所形成的多孔性介电材料，由于其结构松散，往往仍有附着性不佳的问题存在。本专利技术的目的之一在于提供一种防止剥落的介电材料层结构。为达到上述的目的，本专利技术提出一种介电材料层的结构，此结构主要是包括一基底；一多孔性介电材料，设置于上述基底表面；以及一致密介电材料，设置于上述多孔性介电材料之上。所述的多孔性介电材料是以露出基底表面边缘的方式加以设置，并且基底表面露出部分直接与密介电材料接触。所述的介电材料层结构还包括一第二多孔性介电材料，设制于第一致密介电材料表面之上，及一第二致密介电材料，覆盖于上述第二多孔性介电材料与上述露出部分的第一致密介电材料表面之上。如前所述，上述多孔性介电材料和上述致密介电材料均可以利用化学气相沉积法(chemical vapor deposition；CVD)或旋转涂布法(spin-on)形成。并且，上述多孔性介电材料可由半有机硅烷聚合物或有机芳香碳烃氢聚合物所构成，而上述致密介电材料可由半有机硅烷聚合物、有机芳香碳烃氢聚合物、二氧化硅、氟硅玻璃或黑钻石之一或其组合所构成。上述致密介电材料与上述多孔性介电层材料是为相同材质，且上述致密介电层材料施以一致密化处理。本专利技术的另一目的在于提供一种防止介电材料层剥落的介电材料层结构的制造方法。为达到上述目的，本专利技术提出一种介电材料层的制造方法，此方法的步骤主要是包括提供一基底；形成一多孔性介电材料于上述基底表面；以及形成一致密介电材料于上述多孔性介电材料。还包括去除上述多孔性介电材料的边缘，直到露出部分上述基底表面的步骤，并且将基底表面露出部分直接与致密介电材料接触。还包括在第一致密介电材料表面设置一第二多孔性介电材料，并将第二致密介电材料覆盖于上述第二多孔性介电材料与上述露出部分的第一致密介电材料表面之上的步骤。如前所述，上述多孔性介电材料和上述致密介电材料皆可以利用化学气相沉积法(chemical vapor deposition；CVD)或旋转涂布法(spin-on)形成。并且，上述多孔性介电材料可由半有机硅烷聚合物或有机芳香碳烃氢聚合物所构成，而上述致密介电材料可由半有机硅烷聚合物、有机芳香碳烃氢聚合物、二氧化硅、氟硅玻璃或黑钻石之一或其组合所构成。上述致密介电材料与上述多孔性介电层材料是为相同材质，且上述致密介电层材料施以一致密化处理。本专利技术具有下列效果1.本专利技术介电材料层结构利用致密介电材料覆盖于多孔性介电材料表面，可提高介电层的机械强度，增加介电层对其他材料的附着力，如抗反射层(anti-reflection layer；ARC)，并且可防止水气(moisture)入侵与增加其抗蚀性。2.本专利技术的介电材料层结构，可以避免公知的多孔性介电材料堆叠时容易发生的剥落问题。3.本专利技术的制造方法并不需要增加额外的步骤，不会使制程复杂化。图4是实施例4制得的介电材料层的结构剖面图；图5是实施例5制得的介电材料层的结构剖面图。首先，请参照附图说明图1A，提供一半导体基底10。可利用化学气相沉积法(CVD)或旋转涂布法(spin-on)形成一low-k多孔性介电材料12于上述半导体基底10表面。上述多孔性介电材料12的材质大多是为半有机物或有机物，例如半有机硅烷聚合物(如bydrogen silsesquioxane；HSQ、metbylsilsequioxane；MSQ)、Allied Signal公司所生产的FLARE、气凝胶(aerogels)、干凝胶(xerogels)、Dow Chemical公司所生产的SiLK或是Nanopore公司所生产的nanoglass。接着，请参照图1B，形成一致密介电材料14于上述多孔性介电材料12表面。其中，上述致密介电材料14可以利用化学气相沉积法(CVD)或旋转涂布法(spin-on)形成，并且其材质可由半有机硅，烷聚合物、有机芳香碳烃氢聚合物二氧化硅、氟硅玻璃或黑钻石所构成。上述致密介电材料14可能与上述多孔性介电材料12为同一种材质，再经过致密化处理(densified)，使上述致密介电材料14具有比上述多孔性介电常数12致密的性质。请注意，此处所称的“致密”，乃是一种相对性的概念，而非绝对性的概念，亦即标号14的材料相对于标号12的材料显得致密。致密介电材料14的结构较致密，因此介电常数通常较高于多孔性介电常数12。如此，便可以利用上述致密介电材料14保护上述多孔性介电材料12，使上述多孔性介电材料12不容易发生剥落的现象，同时由两者共同组成的介电材料层的介电常数仍可维特不至于太高。本实施例是一种防止介电材料层剥落的结构，其结构剖面图见图1B。上述基底10，其表面设置一多孔性介电材料12，因其结构松散，具有多孔洞，所以介电常数值相当低。再者，一致密介电材料14，设置于上述多孔性介电材料12表面，因为上述致密介电材料14具有致密的结构，所以覆盖在上述多孔性介电材料12之上，可以防止上述多孔性介电材料12剥落。并且，根据本专利技术是由上述多孔性介电材料12与上述致密介电材料14共同组成介电层，与单独使用致密介电材料作为介电层相比较，其介电常数值较低。实施例2请参照图2A至第2D图。首先，请参照图2A，提供一半导体基底100。并且，可以视需求而定，利用适当沉积程序，例如化学气相沉积，形成一蚀刻终止层102于上述半导体基底100表面，其中上述蚀刻终止层102的材质例如为氮氧化硅(SiON)。第二，请参本文档来自技高网...

【技术保护点】
一种介电材料层结构，包括： 一基底； 一多孔性介电材料，设置于上述基底表面；其特征在于还包括： 一致密介电材料，设置于上述多孔性介电材料之上。

【技术特征摘要】
1.一种介电材料层结构，包括一基底；一多孔性介电材料，设置于上述基底表面；其特征在于还包括一致密介电材料，设置于上述多孔性介电材料之上。2.如权利要求1所述的介电材料层结构，其特征在于所述的多孔性介电材料是以露出基底表面边缘的方式加以设置，并且基底表面露出部分直接与密介电材料接触。3.如权利要求2所述的介电材料层结构，其特征在于所述的介电材料层结构还包括一第二多孔性介电材料，设制于第一致密介电材料表面之上，及一第二致密介电材料，覆盖于上述第二多孔性介电材料与上述露出部分的第一致密介电材料表面之上。4.如权利要求1，2或3所述的介电材料层结构，其特征在于所述的致密介电材料是利用化学气相沉积法或旋转涂布法形成。5.如权利要求1，2或3所述的介电材料层结构，其特征在于所述的致密介电材料包括半有机硅烧聚合物、有机芳香碳烃氢聚合物、二氧化硅、氟硅玻璃或黑钻石之一或其组合。6.如权利要求1，2或3所述的介电材料层结构，其特征在于所述的致密介电材料与所述多孔性介电层材料为相同材质，且所述致密介电材料施以一致密化处理。7.一种制备权利要求1所述的介电材料层结构的方法...

【专利技术属性】
技术研发人员：周子仁，章勋明，陈盈和，李胜男，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]