半导体叠层组件制造技术

半导体叠层组件，具备：用第１粘接剂把半导体芯片粘接到基底基板上边构成的多个单体封装；用第２粘接剂使该多个单体封装彼此粘接起来形成的叠层体；覆盖上述半导体芯片上表面且具有与上述第１粘接剂大体上相同的热膨胀系数的第３粘接剂层；用上述第２粘接剂粘接到最上部的上述单体封装上的最上部基板。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及例如把在基底基板上安装有进行了倒装芯片连接的薄膜状半导体芯片的多个单体封装叠层起来构成的半导体叠层组件。
技术介绍
参看图4说明现有技术的半导体叠层组件的构成的一个例子。图4是剖面图，半导体叠层组件41，例如，是把3个单体封装42a、42b、42c依次叠层起来构成的。例如，最下层的单体封装42a是采用把厚度例如为100微米左右的半导体芯片44a倒装芯片连接到玻璃环氧树脂制的基底基板43a的上表面上，同时用例如环氧系树脂构成的薄膜状热硬化性树脂粘接剂等的芯片粘接剂45a进行粘接的办法构成的。半导体芯片44a是用基板粘接剂46a一体地粘接到基底基板43a上边，作为单体封装42a构成的。在基底基板43a的下表面上，设置多个焊料球47，构成与外部装置之间的连接部分。在该单体封装42a的上边叠层上第2层的单体封装42b，然后，再叠层上第3层单体封装42c。该第3层单体封装42c的上表面用单体基底基板43d覆盖起来。3个单体封装42a、42b、42c的叠层，可以这样地进行采用例如使用由环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂46a、46b、46c，加压、加热依次进行粘接的办法，使得在上下方向上构成3层叠层体。在最上部的单体封装42c的上边，作为覆盖用而设置的基底基板43d，是与基底基板43a、43b、43c相同的玻璃环氧树脂制的基底基板，可以用基板粘接剂46c进行粘接。在3个单体封装42a、42b、42c进行了3维叠层之后，在半导体芯片44a、44b、44c的两侧，使得上下贯通3层叠层体那样地形成贯通孔48a、48b，在该贯通孔48a、48b内形成镀铜层49a、49b。在图4所示的上述的现有技术中，在使单体封装42a、42b、42c进行叠层形成为半导体封装41后，在该封装41上或者产生挠曲，或者归因于该挠曲在各个基底基板43a、43b、43c和半导体芯片44a、44b、44c之间的倒装芯片连接部分处产生剥离。因此，对于叠层部分贴紧性的可靠性降低。此外，在半导体芯片44a、44b、44c形成为薄膜状的情况下，在进行热循环试验时归因于在半导体封装41上反复产生的挠曲，有时候在各个半导体芯片44a-44c上就会产生裂纹。对这些问题的发生进行考察得知，在把半导体芯片44a-44c分别倒装芯片连接到基底基板43a-43c上之后，归因于作为密封半导体芯片44a-44c下面一侧的密封树脂的芯片粘接剂45a-45c和作为在使单体封装42a-42c进行叠层时密封半导体芯片44a-44c的上面一侧的密封树脂的基板粘接剂46a-46c之间的热膨胀量的不同而发生的应力，就变成为产生挠曲的原因。此外，还得知归因于随着温度变化而发生变化的两者的弹性模量之差而产生的应力，也会产生挠曲。
技术实现思路
本专利技术的一个实施例的半导体叠层组件，具备用第1粘接剂把半导体芯片粘接到基底基板上边构成的多个单体封装；用第2粘接剂使该多个单体封装彼此粘接起来形成的叠层体；覆盖上述半导体芯片上表面且具有与上述第1粘接剂大体上相同的热膨胀系数的第3粘接剂层；用上述第2粘接剂粘接到最上部的上述单体封装上的最上部基板。附图说明图1的剖面图示出了本专利技术的半导体叠层组件的一个实施例的构成。图2的剖面图示出了作为图1所示的一个实施例的半导体叠层组件的构成要素的单体组件的构成。图3的剖面图示出了在图1所示的一个实施例的半导体叠层组件的制造工序中使3个图2所示构造的单体组件叠层起来的状态。图4的剖面图示出了现有的半导体叠层组件构成的一个例子。具体实施例方式以下参看图1到图3说明本专利技术的一个实施例。图1示出了一个实施例的最终状态的半导体叠层组件11。该半导体叠层组件11，在上下方向上3维叠层上3个半导体封装12a、12b、12c，构成使得整体的厚度变成为大约780微米左右那样地形成的12mm×18mm的方形薄板状。例如，单体封装12a，如图2所示，可以在厚度为60微米的玻璃环氧树脂制的基底基板13a的上边构成。在基底基板13a的上表面上，以例如100微米左右的厚度形成使例如铜箔图形化形成的多条布线23a-1、23a-2、23a-3、23a-4。在基底基板13a上边，倒装芯片连接例如10mm×13mm长方形的半导体芯片14a。就是说，在半导体芯片14a的下表面上形成多个由焊料突点形成的输入输出端子14ab-1、14ab-2、14ab-3、14ab-4。这些输入输出端子14ab-1、14ab-2、14ab-3、14ab-4被选择性地连接到在基底基板13a的上表面上形成的布线23a-1、23a-2、23a-3、23a-4上。输入输出端子14ab-1、14ab-2、14ab-3、14ab-4，例如，用由厚度约40微米左右的环氧系树脂构成的薄膜状热硬化性树脂粘接剂的第1芯片粘接剂15，将其周围被覆起来，而且，在该状态下，把半导体芯片14a粘接到基底基板13a上。在基底基板13a的下表面上，还设置有与布线23a-1、23a-2、23a-3、23a-4同样形成的布线24a-1、24a-2、24a-3、24a-4、24a-5。在半导体芯片14a的上表面上，如图1所示，用具有与第1芯片粘接剂15同样组成和相等厚度的由环氧系树脂构成的薄膜状热硬化性树脂粘接剂的第2芯片粘接剂17a进行被覆。最后，使得把半导体芯片14a和第1、第2芯片粘接剂15a、17a全体都覆盖起来，而且使得第2芯片粘接剂17a的上表面从基板粘接剂17a中露出来那样地，淀积由环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂18a，完成单体封装12a。另外，该芯片粘接剂15a、17a除去可以使用同一材料之外，只要是具有相同程度的热膨胀系数的材料不论什么材料都可以使用。其它的单体封装12b、12c也可以与单体封装12a同样地构成。因此，虽然在图1中予以省略，但是在基底基板13b、13c上，与图2的基底基板13a同样，在其上表面上和下表面上只要形成与布线23a-1、23a-2、23a-3、23a-4和布线24a-1、24a-2、24a-3、24a-4、24a-5同样的布线，作为基底基板13a-13c就可以量产同样规格的基底基板，在削减成本方面是有效的。最后，使用由例如环氧系树脂等的热硬化性树脂粘接剂构成的半固化片等的基板粘接剂18c，把厚度60微米的玻璃环氧树脂粘接剂制的最上部基板13d粘接到单体封装12c的上表面上。图3示出了该状态的叠层体构造。此外，在图3所示的3维叠层起来的单体封装12a-12c的叠层体中，各个半导体芯片14a-14c，要彼此整合到单体封装12a-12c内的大体上相同的位置上后进行叠层。在与已叠层上这些半导体芯片14a-14c的位置接近的规定位置上，如图1所示，形成2个上下贯通的贯通孔19a、19b。在贯通孔19a、19b内设置镀铜层20a、20b。这些镀铜层20a、20b，如图2所示，与分别在基底基板13a的上下表面上形成的布线23a-1、23a-2、23a-3、23a-4和布线24a-1、24a-2、24a-3、24a-4、24a-5之内的规定布线进行连接。在图2中，一方的镀铜层20a通过突点14ab-1连接到与半导体芯片14a相连的上侧布线23a-1和下侧本文档来自技高网...

【技术保护点】
半导体叠层组件，具备：用第１粘接剂把半导体芯片粘接到基底基板上边构成的多个单体封装；用第２粘接剂使该多个单体封装彼此粘接起来形成的叠层体；覆盖上述半导体芯片上表面且具有与上述第１粘接剂大体上相同的热膨胀系数的第３粘接剂层；用 上述第２粘接剂粘接到最上部的上述单体封装上的最上部基板。

【技术特征摘要】
JP 2001-6-19 184783/20011.半导体叠层组件，具备用第1粘接剂把半导体芯片粘接到基底基板上边构成的多个单体封装；用第2粘接剂使该多个单体封装彼此粘接起来形成的叠层体；覆盖上述半导体芯片上表面且具有与上述第1粘接剂大体上相同的热膨胀系数的第3粘接剂层；用上述第2粘接剂粘接到最上部的上述单体封装上的最上部基板。2.根据权利要求1所述的半导体叠层组件，上述第1粘接剂和第3粘接剂是同一粘接剂材料。3.根据权利要求1所述的半导体叠层组件，上述第1粘接剂和第3粘接剂具有大体上相同的厚度。4.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：下江宏，奥村尚久，井本孝志，细川隆治，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]