开口式多芯片堆叠封装体制造技术

一种开口式多芯片堆叠封装体，包含：一基板，其具有第一面及第二面，该基板上设有一穿透的开口；该基板包括有两层电路布线；一第一芯片，设于该基板第一面的开口上方且焊接于该开口外围区域的基板第一面上的电路布线上；一第二芯片，该芯片与该第一芯片相叠粘合，并将该第二芯片以金线作电气接合至基板第一面的电路布线的位置上；一第三芯片，该芯片设于该基板第二面的开口下方，且与第一芯片中心部位焊接，并以填胶充填于第一芯片与第三芯片及第一芯片与基板第一面之间区域；一封装体，包覆于该基板第一面上方以及该第二芯片与基板接合的金线外围。本发明专利技术既可增加封装体的Ｉ／Ｏ密度及功能，又可压低成本并可以降低整个封装体高度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
专利说明开口式多芯片堆叠封装体 本专利技术是关于一种开口式多芯片堆叠封装体，其是应用开口式基板的设计，结合覆晶构装(Flip Chip Package)技术，与打线接合技术(Wire Bonding)将至少三层芯片层叠设置在一起。一般而言，在习知的多芯片封装技术之中常见如图1A所示的结构，是于一基板1’的正面上贴一第一芯片2’，并以打线接合技术，由第一芯片2’拉一金线21’至基板1’上与之电气接合，另以一较小的第二芯片3’贴于第一芯片2’顶面上，并同样以金线31’与基板1’第一面11’接合；而基板1’第一面11’是利用多层的电路将信号传递到第二层12’的锡球5’上，最后再以一封装材料覆盖两芯片及其金线(21’、31’)，成为一封装体4’；另有一习知技术是如图1B，是于一基板1’中心设一开口13’，并以一第一芯片2’的凸块21’接合于基板1’第一面11’的开口13’外围区域，并以一第二芯片3’的凸块31’焊接于第一芯片2’的下方的中心区域，并予以封胶成一封装体4’。上述的习知多芯片构装技术并不同时具备高I/O密度的高功能与低成本的需求，原因为上述的结构体为传统的打线接合技术或纯覆晶接合技术，一则无法达成提高I/O密度的目的，一则若增加密度时，无法降低成本。本专利技术的目的是提供一种开口式多芯片堆叠封装体，既可增加封装体的I/O密度及功能，又可有效地压低成本并可以降低整个封装体高度，还可沿用旧有的打金线技术及设备。为了达到上述目的，本专利技术提供一种开口式多芯片堆叠封装体，其特征在于包含一基板，该基板具有第一面及第二面，该基板上至少设有一穿透的开口；该基板上至少设有两层电路布线；至少一第一芯片，该芯片设于该基板第一面的开口上方，且通过多数个凸块焊接于该开口外围区域的基板第一面上以与电路布线电气连接；至少一第二芯片，设于该第一芯片上方且与该第一芯片相叠粘合，该第二芯片以金线与基板第一面的电路布线电气连接；至少一第三芯片，该第三芯片设于该基板第二面的开口下方，第三芯片尺寸小于第一芯片，且以多数个凸块与第一芯片中心部位电气连接，并以填胶充填于第一芯片与第三芯片之间及第一芯片与基板第一面之间；一封装体，该封装体包覆于该基板第一面上方以及该第二芯片与基板连接的金线外围。所述的开口式多芯片堆叠封装体，其特征在于该基板的第一面的开口位置外围可设一大于该开口的凹槽，且该第一芯片接合于该基板的凹槽面上。综上所述，本专利技术开口式多芯片堆叠封装体是应用开口式基板的设计，结合了覆晶构装(Flip Chip Package)技术与廉价的打线接合技术(Wire Bonding)将至少三层芯片层叠结合设置在一起，既可增加封装体的I/O密度及功能，又可有效地压低成本并可以降低整个封装体高度。本专利技术可沿用旧有的打金线技术及设备，而不必全部改用新设备，以降低生产成本。兹将上述的构造，配合附图及较佳实施例说明如下[附图说明]图1A、B是习知多芯片堆叠封装结构示意图。图2是本专利技术的开口式多芯片堆叠封装的一较佳实施例的剖面示意图。图3是本专利技术的另一实施例的剖面示意图。首先请参阅图2，其图示为本专利技术的较佳实施例，本专利技术的开口式多芯片堆叠封装体，包含有一基板1，该基板1具有第一面11及第二面12，基板1上至少设有一穿透的开口13，另为使第一面11的电路信号得以传递至第二面12，该基板1上至少设有两层电路布线，以传输电气信号；一第一芯片2，该芯片设于基板1第一面11之开口13上方位置处，且藉由覆晶接合技术将多数个凸块21焊接于开口13外围区域的基板1第一面11上的电路布线上以作电气连接；一第二芯片3，该芯片与上述第一芯片2相叠粘合，并将第二芯片3以金线31作电气接合至基板1第一面11的电路布线的位置上以作电气连接；一第三芯片4，该芯片设于基板第二面之开口下方位置，其芯片尺寸小于第一芯片2，且可藉由多数个凸块41与第一芯片2中心部位焊接作电气接合，并以填胶7充填于第一芯片2与第三芯片4及第一芯片2与基板1第一面11之间的区域；一封装体5，是于基板1第一面11上方，并包覆第二芯片3与基板1接合的金线31外围。另请参照图3的本专利技术另一实施例，该基板1的第一面11的开口13外围处设一更大的凹槽14，并将第一芯片2的凸块21焊接于凹槽14的表面上。本文档来自技高网...

【技术保护点】
一种开口式多芯片堆叠封装体，其特征在于：包含：一基板，该基板具有第一面及第二面，该基板上至少设有一穿透的开口；该基板上至少设有两层电路布线；至少一第一芯片，该芯片设于该基板第一面的开口上方，且通过多数个凸块焊接于该开口外围区域的基板 第一面上以与电路布线电气连接；至少一第二芯片，设于该第一芯片上方且与该第一芯片相叠粘合，该第二芯片以金线与基板第一面的电路布线电气连接；至少一第三芯片，该第三芯片设于该基板第二面的开口下方，第三芯片尺寸小于第一芯片，且以多数个凸块与 第一芯片中心部位电气连接，并以填胶充填于第一芯片与第三芯片之间及第一芯片与基板第一面之间；一封装体，该封装体包覆于该基板第一面上方以及该第二芯片与基板连接的金线外围。

【技术特征摘要】
1.一种开口式多芯片堆叠封装体，其特征在于包含一基板，该基板具有第一面及第二面，该基板上至少设有一穿透的开口；该基板上至少设有两层电路布线；至少一第一芯片，该芯片设于该基板第一面的开口上方，且通过多数个凸块焊接于该开口外围区域的基板第一面上以与电路布线电气连接；至少一第二芯片，设于该第一芯片上方且与该第一芯片相叠粘合，该第二芯片以金线与基板第一面的电路布线电气连接；至少一第三芯片，该...

【专利技术属性】
技术研发人员：谢文乐，黄富裕，黄宁，陈慧萍，吕淑婉，吴拓松，蔡智宇，陈美华，吕佳玲，王郁茹，
申请(专利权)人：华泰电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]