制造NAND闪存的单隧道栅极氧化工艺制造技术

一种用以制造ＮＡＮＤ存储器串的单隧道栅极氧化工艺，其中选择晶体管和浮栅存储晶体管的栅极氧化物（２４）以单一氧化步骤制成。该选择栅极晶体管和浮栅晶体管所具有的氧化物厚度为８５～１０５。以单隧道栅极方法而言，为了使ＮＡＮＤ存储器串功能正常，必须小心选择中度掺杂源极／漏极区域（６２）的注入条件。在一实施例中，中度掺杂源极／漏极区域（６２）以砷掺杂至浓度为１０＃＋［１３］至１０＃＋［１４］／ｃｍ＃＋［２］。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及集成电路及制造该电路的方法，尤其涉及NAND闪存单元及其制造方法。NAND闪存串通常采用“双栅氧化(dual-gate oxidation)”工艺制造，其中选择晶体管的栅极氧化物是最先热增长在硅基底上的。然后以光致抗蚀剂掩蔽选择晶体管区域，且通常在缓冲氧化物蚀刻工艺中蚀刻核心区域内的栅极氧化物，从而曝露硅基底。之后将光致抗蚀剂除去且再热增长此栅极氧化物，从而限定此二选择栅极晶体管和16个浮栅存储晶体管的最终栅极氧化物厚度。此方法所产生的选择晶体管的栅极氧化物厚度为150～180而存储晶体管的栅极氧化物厚度为85～105，如附图说明图1所示。图1显示选择晶体管区域12和核心晶体管区域13。增长在P阱11上的氧化物层14在选择晶体管区域12比在核心晶体管区域13厚。选择栅极氧化物较核心隧道氧化物厚是为了避免源极/漏极区域17和P阱11间的带间隧穿电流。为了使选择栅极的功能不受选择栅极氧化物厚度影响，必须对源极/漏极区域17进行掺杂。为使选择栅极氧化物较核心隧道氧化物更厚，须为NAND串的工艺增加几个步骤。而额外的制造步骤会增加器件成本。再者，这些额外步骤会影响NAND串的可靠性。举例而言，其掩模和蚀刻步骤可能会对NAND串的表面造成污染或将缺陷引进NAND串。这些污染和缺陷会降低核心隧道氧化物的品质，并因此而导致存储单元的不佳可靠性。同时，掩模步骤还增加了NAND串所需的空间，因为任何掩模步骤都有着固有的不精确性，除了选择栅极区域外还需要有掩模公差区域。此种用于制造NAND存储器阵列的方法具有几个优点。第一，因免除掩模步骤、免除热循环、及免除相关的清洁步骤而简化了器件的制造，故可降低成本并允许制造更紧凑的器件。同时，因免除掩模步骤，故可改善分隔晶体管串的核心场氧化物层的隔离性能，这降低了在核心存储单元内浮栅和控制栅极间的程序干扰(program disturb)并增加了其耦合比。再者，通过单隧道栅极氧化工艺而形成的NAND串可在低电压下编程或删除。除此之外，在单隧道栅极氧化工艺中使用的中度掺杂源极/漏极区域可降低带间穿隧电流。图2～6显示在本专利技术的实施例中，其NAND闪存的选择栅极和存储单元在各阶段的简化剖面图。图7～11显示在本专利技术的实施例中，其NAND闪存的选择栅极和存储单元在各阶段的部分简化俯视图。本专利技术实施方案图2的简化剖面图显示在本专利技术工艺实施例早期的单一NAND串的选择栅极区域12和核心存储单元13。此NAND串亦包含有多个与所示核心存储单元13串联连接的其它核心存储单元，及至少与该多个其它核心存储单元的其中之一连接的额外的选择栅极。除此之外，此NAND串连接至其它多个平行NAND串，从而形成NAND阵列。所示部分包含有在N阱21中形成的P阱22，该N阱21形成于基底20中。整个NAND阵列在P阱22之中形成。在P阱22上形成一氧化物层24。氧化物层24在区域12的部分为选择栅极氧化物。氧化物层24在区域13内的部分为存储单元13的隧道氧化物。选择栅极氧化物和隧道氧化物具有相同厚度。在一实施例中，氧化物层24的厚度为85～105。氧化物层24可通过湿氧氧化或干氧氧化而形成，或者通过紧接着氮化之后的湿氧或干氧氧化而形成。图7显示一部分NAND阵列的俯视图。在基底20内P阱上(图中未示)形成氧化物层24。在形成氧化物层24之前先制成位于NAND串之间的核心氧化物层。现参考图3，在氧化物层24上形成第一层多晶硅30。第一多晶硅层30构成存储单元晶体管的浮栅。图8显示一部分NAND阵列的俯视图。图3的第一多晶硅层30通过掩蔽NAND串80之间的区域82而形成，其用以构成存储单元的浮栅。蚀刻第一多晶硅层30以便除去形成于核心场氧化物层上的多晶硅，然后执行沟道截断注入(channelstop implant)。在一实施例中，可通过化学气相沉积而形成第一多晶硅层30。现参考图4，在第一多晶硅层30上形成隔离层40。隔离层40将核心存储单元的浮栅与核心存储单元的控制栅极隔离。在一实施例中，隔离层40为ONO层，其首先利用高温化学气相沉积氧化而沉积一氧化物层，然后沉积一氮化层，之后利用湿氧氧化而在氮化层上沉积第二氧化物层。在另一实施例中，隔离层40为氮化层。图8显示在NAND阵列上形成有隔离层90的一部分NAND阵列的俯视图。图5显示在隔离层40上形成第二多晶硅层50之后的选择栅极和核心存储单元。第二多晶硅层50构成选择晶体管和核心存储晶体管的控制栅极。第二多晶硅层50亦构成连接不同NAND串的选择栅极的选择线(select line)和连接不同NAND串的核心存储单元的字线。图10显示在NAND阵列上形成第二多晶硅层100之后的一部分NAND阵列的俯视图。图6显示将图5中氧化物层24、第一多晶硅层30、隔离层40、和第二多晶硅层50的区域60蚀刻除去，且将P阱22曝露后的结构。然后注入选择晶体管12和核心存储单元13共用的中度掺杂源极/漏极区域。必须小心选择中度掺杂源极/漏极区域的注入条件，以便缩小带间穿隧电流，此电流可能恶化NAND闪存单元的编程操作且损坏选择栅极的氧化物。在一实施例中，以砷将中度掺杂源极/漏极区域的浓度掺杂至1013至1014/cm2。NAND串所具有的中度掺杂源极/漏极区域数目等于核心存储单元数目加1。举例而言，如NAND串具有16个核心存储单元和两个选择晶体管，则NAND串将具有17个共用的中度掺杂源极/漏极区域62。图11显示将NAND阵列的第二多晶硅层、隔离层、第一多晶硅层、和氧化物层蚀刻除去后的部分俯视图。中度掺杂源极/漏极区域112表示已经蚀刻除去的那些层。所剩下的第二多晶硅层构成选择晶体管和存储单元的控制栅极。除此之外，剩余的第二多晶硅层亦构成选择线110和字线114。在一实施例中，将选择晶体管12的第一多晶硅层30A(图6)和第二多晶硅层50A短接，形成单一控制栅极，用以取代在第一多晶硅层30内形成的浮栅和在第二多晶硅层50内形成的控制栅极。用于制造NAND存储器阵列的这种方法具有几个优点。单隧道栅极氧化物工艺可免除一主要掩模步骤、一热循环以及相关的清除及蚀刻步骤。因此，利用单隧道栅极氧化工艺制造的NAND存储单元比利用上述双栅氧化工艺制造的NAND存储单元更便宜。同时，免除掩模步骤可免除掩模步骤所需的公差空间，因此利用单隧道栅极氧化方法可制造更紧凑的NAND串。免除掩模步骤和相关缓冲蚀刻氧化步骤还可增加NAND串间的隔离。如上所述，在阵列中的NAND串利用核心场氧化物层进行隔离。当将核心区域蚀刻回到硅晶层以便用双栅工艺形成厚的选择栅极氧化物时，还会将部分核心栅极氧化物除去。在NAND串间较薄的核心场氧化物导致隔离可靠性降低。隔离可靠性降低将会增加NAND串对程序干扰的敏感度。对采用单隧道栅极氧化工艺而非采用双栅工艺所制造的NAND串的选择栅极而言，使其启动所需的临界电压更低，因为较薄的选择栅极氧化物增加了选择栅极晶体管的电流驱动。除此之外，利用单隧道栅极氧化工艺形成的NAND存储器阵列较利用双栅工艺形成的NAND存储器阵列更可靠且更持久，这可由内部的耐久性周期测试、读取干扰测试、和数据保持性测试实验证明。再者，采用单隧道栅极氧本文档来自技高网...

【技术保护点】
一种ＮＡＮＤ闪存，其包括： 一基底（２０）； 一第一导电率类型的第一区域（２２）； 一选择晶体管（１２），其包括： 形成于该第一区域上的选择栅极氧化物层（２４）；以及 形成于该第一区域上的第二导电率类型的第二区域（６２）；以及 一存储单元（１３），其包括： 形成于该第一区域上的存储单元氧化物层（２４）；以及 形成于该第一区域上的第二导电率类型的第三区域（６２）； 其中该选择栅极氧化物层和该存储单元氧化物层具有基本相同的厚度。

【技术特征摘要】
US 2000-3-9 09/522,2471.一种NAND闪存，其包括一基底(20)；一第一导电率类型的第一区域(22)；一选择晶体管(12)，其包括形成于该第一区域上的选择栅极氧化物层(24)；以及形成于该第一区域上的第二导电率类型的第二区域(62)；以及一存储单元(13)，其包括形成于该第一区域上的存储单元氧化物层(24)；以及形成于该第一区域上的第二导电率类型的第三区域(62)；其中该选择栅极氧化物层和该存储单元氧化物层具有基本相同的厚度。2.如权利要求1的NAND闪存，其中该存储单元进一步包括形成于该存储单元氧化物层上的浮栅(30)；形成于该浮栅上的隔离层(40)；以及形成于该隔离层上的控制栅极(50)。3.如权利要求2的NAND闪存，其中该隔离层(40)包括与该浮栅相接触的第一氧化物层(40)；形成于该第一氧化物层上的氮化物层(40)；以及形成于该氮化物层上的第二氧化物层(40)。4.如权利要求1的NAND闪存，其中该选择晶体管还包括一控制栅极(50)。5.如权利要求1的NAND闪存，其中该第二区域(62)和该第三区域(62)掺杂至1013至1014/cm2的浓度。6.如权利要求1的NAND闪存，其中该选择栅极氧化物层(24)和该存储单元氧化物层(24)的厚度为85～105。7.一种NAND闪存阵列，其包括一基底(20...

【专利技术属性】
技术研发人员：KM韩，方浩，东谷政昭，
申请(专利权)人：飞索股份有限公司，富士通株式会社，
类型：发明
国别省市：US[美国]