通过以氮化硅加盖及侧壁层封装各个ＭＯＳ晶体管及浮动栅极存储单元的钨栅极接点，以制造用于闪速ＥＥＰＲＯＭ的钨栅极ＭＯＳ晶体管及存储单元。本发明方法有利于在高温及氧化环境的后续工艺中，预防有害的氧化。

一种用以制造ＮＡＮＤ存储器串的单隧道栅极氧化工艺，其中选择晶体管和浮栅存储晶体管的栅极氧化物（２４）以单一氧化步骤制成。该选择栅极晶体管和浮栅晶体管所具有的氧化物厚度为８５～１０５。以单隧道栅极方法而言，为了使ＮＡＮＤ存储器串功能正...

本发明揭示一种藉由消除去光阻所导致的缺陷，以形成高品质的具有不同厚度的氧化物层的方法。该方法包含形成一个氧化物层（２），以一层光阻层（８）将该氧化物层遮蔽，并将该光阻层加以显影以使该氧化物层的至少一部分（１０）外露。然后将基板加热并去光...

一种藉由减少去除光阻所致缺点以形成具有不同厚度的高品质氧化物层的方法。半导体基板接受反应性离子蚀刻。该半导体基板包括一晶圆（４），一氧化物层（２）于该晶圆上，以及一包封光阻掩膜（８）于该氧化物层上。然后氧化物层（２）经蚀刻，而剩蚀的光阻...

一种金属氧氮氧半导体（ＭＯＮＯＳ）装置及其制造方法，具有形成于基材（３０）上的诸如氧氮氧层（３４、３６、３８）的电荷捕捉介电层（３２），一凹部（４４）系贯通该氧氮氧层（３２）而形成于该基材（３０）中，在该凹部（４４）中形成金属硅化物位线...

本发明提供一种使用于快闪ＥＥＰＲＯＭ内存存储单元阵列的字线追踪结构。此追踪结构作用为匹配参考和区段核心字线电压，跨越整个芯片而无关于区段位置。此追踪结构包括第二ＶＰＸＧ导体线（４２２）操作连接于“远”区段的区段字线和参考存储单元极小阵列...

公开了一种供双存储体（１９４，１９６）结构具同时操作功能的闪速内存装置（１００）使用的检测放大器（１７４）中的前置放大器部份（２７４Ｕ），该检测前置放大器电路包含两个反相放大器，其中第二反相放大器（３１３，３１６）向第一反相放大器（３１...

一种用于闪存（１００）的电压升高电路（１１１），该电压升高电路包含：升压电路（１１０），将闪存的电源电压（Ｖｃｃ）中的一部份升压到字符线的电压准位，其足以存取该内存的核心单元阵列（１０２）中的核心单元；以及平衡或箝位电路（１１２），用于...

本发明提出一种字线电压调节方法及系统，此方法及系统提供一预定的电压作为在读取模式期间提供予多个字线（１８）的字线电压。调节电源电压（Ｖｃｃ），且由字线驱动器电路（１６）补偿温度以提供大小比电源电压（Ｖｃｃ）还要小的预定电压。当激活读取操...

本发明提供一种用于多库（或Ｎ个库）同时操作闪存的地址缓冲器和译码装置。在对Ｎ个库其中一库进行读取操作的期间，可仅对其他Ｎ－１个库的任何一库进行写入操作。在对Ｎ个库其中一库进行写入操作的期间，可仅对其他Ｎ－１个库的任何一库进行读取操作。地...

一种用于降低在闪存Ｘ－译码器内的电容负载以便精确控制在选择字符线和区块选择线上的电压的装置和方法。译码结构（１８）分别提供第一升压电压给字符线Ｎ－井区及提供第二升压电压给选择字符线，以便降低在选择字符线上由于与字符线Ｎ－井区相关的大电容...

本文说明了一种含有字线译码与选择结构的闪存（１００）。该闪存包括存储单元的第１区段（２０２、２０４）与第２区段（２０６、２０８），第１局部驱动电路（２０１、２１２）与第２局部驱动电路（２１４、２１６），第１译码电路（２１８）、第２译码电...

一种用于完成闪存中冗余读取的装置。此装置包含正常存储单元（４１０）的阵列与冗余存储单元（４１２）的阵列。一些正常存储单元可具有缺陷地址。正常检测放大器（４２０）将于其存取的地址读取正常存储单元，而冗余检测放大器（４２２）将读取冗余存储单...