平面单元存储元件的硅化物膜制造方法技术

一种平面单元存储元件的硅化物膜的制造方法，其特征在于，包括以下步骤： 提供定义了平面单元阵列区和外围电路区的硅基片； 分别在所述基片的平面单元阵列区形成字线和位扩散层、在所述外围电路区板形成字线和源／漏结； 形成填平所述字线间的间隙填充绝缘膜； 去除所述外围电路区的间隙填充绝缘膜； 在所述整个基片形成绝缘膜； 干法蚀刻所述绝缘膜，直至露出所述字线表面和所述外围电路区的基片表面，在所述外围电路区的字线侧壁形成衬垫；以及 在所述平面单元阵列区的字线上部形成硅化物膜的同时，在所述外围电路区的字线上部和基片表面形成硅化物膜。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及平面单元存储元件的制造方法，特别是涉及通过采用高集成度设计规则，在除平面单元区的激活区之外的平面单元的字线上形成硅化物膜和在外围电路区的字线和激活区上形成硅化物膜，能够降低布线电阻的。
技术介绍
一般，掩模只读存储器作为一种非易失元件，利用元件制造工序中的遮掩工序，记录必要的信息。用于信息记录的遮掩工序可以在元件分离工序或者金属布线工序中进行，但大部分是在对存储单元的沟道区实施离子注入工序时进行的。此时，利用进行离子注入的单元与未进行离子注入的单元之间产生阈电压差来判断数据记录。为了提高工作速度，以便流过更多的单元电流，掩模只读存储器等的ROM具有平面单元(flat cell)结构。图1是展示通常平面单元结构的掩模只读存储器的配置布图，在掩模只读存储器的平面单元阵列区(A)，配置多个在行方向隔开预定间隔的N+埋置沟道BN+(Buried N+ channel)扩散层18，配置多个与BN+扩散层18交叉并且在列方向隔开预定间隔的字线28。而且，在掩模只读存储器的外围电路区(B)，形成BN+扩散层18以及与其接触的位线接触50。设定的附图标记10是硅基片的激活区，附图标本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种平面单元存储元件的硅化物膜的制造方法，其特征在于，包括以下步骤提供定义了平面单元阵列区和外围电路区的硅基片；分别在所述基片的平面单元阵列区形成字线和位扩散层、在所述外围电路区板形成字线和源/漏结；形成填平所述字线间的间隙填充绝缘膜；去除所述外围电路区的间隙填充绝缘膜；在所述整个基片形成绝缘膜；干法蚀刻所述绝缘膜，直至露出所述字线表面和所述外围电路区的基片表面，在所述外围电路区的字线侧壁形成衬垫；以及在所述平面单元阵列区的字线上部形成硅化物膜的同时，在所述外围电路区的字线上部和基片表面形成硅化物膜。2.根据权利...

【专利技术属性】
技术研发人员：韩昌勋，
申请(专利权)人：东部亚南半导体株式会社，
类型：发明
国别省市：