带有低介电常数区的半导体器件制作方法技术

一种制作含有低介电常数区（２４）的半导体器件（１０）的方法包括：在沟槽（２０）表面上制作第一层（３０／４２）；通过第一层中小于沟槽宽度（Ｗ２）的开口（７０）进行腐蚀来从沟槽中除去第一种材料（３８）。淀积第二种材料（４４）堵住开口来封闭沟槽中的空气囊（４０）。低介电常数区的特征在于空气囊具有大体积，因为开口尺寸小可使第二种材料堵住沟槽而没有大量积累在沟槽中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及到半导体器件，尤其涉及到集成电路，该集成电路具有用于制作高频无源元件的低介电常数的介电区。
技术介绍
电子学系统市场不断地要求集成电路增加功能性和具有较高的频率。应此要求，半导体制造商正在半导体芯片上与有源射频(RF)电路一起集成更多的无源元件。增大集成度需要降低成本和改善工作频率高达5千兆赫以上的电子系统性能。迄今，RF无源元件与有源电路的集成已受到提供所需频率值的集成无源元件高制作成本的限制。某些半导体制造商已提出了在半导体芯片上的低介电常数区制作无源元件的问题，以便用减小衬底寄生电容来改善其频率响应。已使用一些低介电常数材料来制作这种区域，但目前所用的材料或是成本高，或是提供的膜厚太薄而不能充分地降低寄生电容。其他由厚介电膜制成的低介电常数区含有空气囊或空洞，使介电膜的总介电常数降低。然而，空气囊体积太小，因为大量的介电材料会再沉积在空气囊中而使其封闭。而且，使空气囊封闭所需的膜厚实际上增加了随后制作晶体管和其他有源器件的困难性和成本。因此，有必要使集成电路具有低介电常数区来改善集成电路的频率容量而又保持低制作成本。
技术实现思路
本专利技术提供一种制作半导体器件的方法，其特征在于以下步骤在半导体衬底中的沟槽表面上制作第一层；经第一层中小于沟槽宽度的开口进行腐蚀来从沟槽除去第一种材料；以及淀积第二种材料堵住开口而使沟槽中的空气囊封闭。本专利技术还提供一种在衬底中制作低介电常数区的方法，其特征在于以下步骤在衬底的下凹区上配置第一层；通过第一层中的开口从下凹区除去第一种材料，从而用第一层制成从下凹区侧壁伸出的凸缘而在沟槽中形成空气囊。本专利技术又提供一种制作半导体器件的方法，其特征在于以下步骤用隔层进行掩蔽腐蚀从而在层中制作开口；以及通过开口进行腐蚀来除去下面的材料而在半导体衬底中形成空气囊。附图说明图1为第一制作步骤后集成电路的剖面图。图2为第二制作步骤后集成电路的剖面图。图3为第三制作步骤后集成电路的剖面图。图4为第四制作步骤后集成电路的剖面图。图5为第五制作步骤后集成电路的剖面图。图6为第六制作步骤后集成电路的剖面图。图7为第七制作步骤后集成电路的剖面图。图8为第八制作步骤后集成电路的剖面图。图9为第九制作步骤后集成电路的剖面图。具体实施例方式在图中，相同标号的元件具有相似的功能。图1为在半导体衬底12上经过第一步制作后，半导体器件或集成电路10的剖面图，包含有源区22和低介电常数区24。制作厚约250μm的基层14。在一种实施方式中，基层14包含重掺杂p型单晶硅，其电阻率约为0.01Ωcm，以作为集成电路10的接地面。在基层14上生长外延层16，其典型厚度约为1.5μm。在一种实施方式中，外延层16包含n型掺杂的单晶硅，其电阻率约为20Ωcm。在外延层16上制作厚约300的介电层13。在一种实施方式中，介电层13是用热生长二氧化硅来制作的。在介电层13上制作厚约1000的介电层19。在一种实施方式中，介电层19包含淀积的氮化硅。对衬底12刻图形并经过一系列腐蚀步骤，产生下凹的隔离区15，它深入外延层16的深度约为0.5μm。隔离区15用来将有源区22中的晶体管与其他有源器件彼此电隔离。在外延层16和介电层19上制作半导体层18，如图所示。在一种实施方式中，半导体层18包含厚约500的掺杂多晶硅。在半导体层18上制作介电层17，然后用化学机械抛光(CMP)或旋转涂敷光致抗蚀剂再深腐蚀来平整表面。在一种实施方式中，介电层17包含淀积的二氧化硅，其最小厚度区的厚度约为1000。对衬底12的表面21用光致抗蚀剂刻图形并经另一系列的腐蚀步骤制作下凹区或沟槽20的阵型，下凹区或沟槽深入基层14的深度约为6-10μm。在一种实施方式中，沟槽20被制作成深约10μm，宽约1μm，相邻沟槽20间隔约1μm。图2表示集成电路10经过第二步制作后的剖面图。使用各向同性腐蚀步骤从集成电路10露出的半导体表面除去半导体材料，其效果是相对于介电表面28来刻蚀侧壁26，从而扩大沟槽20的体积。注意，此半导体腐蚀步骤使相邻沟槽20间区域25的宽度减小至约0.6μm。图3为集成电路10经过第三步制作后的剖面图。在介电层17上制作介电层38，并也淀积在沟槽20内。在一种实施方式中，介电层38包含厚约5000的二氧化硅。典型地，在制作介电层38时，使在沟槽20内淀积的材料中自然地产生空洞29。这些空洞29的优点是，如下面所述，便于以后从沟槽20除去淀积的材料。图4表示集成电路10经过第四步制作后的剖面图。用CMP或旋转涂敷光致抗蚀剂工艺来平整介电层38，并由深腐蚀工艺从介电层38和/或17除去二氧化硅材料。深腐蚀步骤的结果是露出半导体层18的一些部分，并使介电层17或38下陷至低于沟槽20和隔离区15开口的水平，其效果是减小了沟槽20的深度。在一种实施方式中，深腐蚀过程使沟槽20中的介电层38下陷而形成多个纵向台阶80，其各自的高度约为1000，是由介电层38或沟槽20的表面81至半导体层18的表面82测量的。半导体层30制作在半导体层18及介电层17和38上，如图所示。在一种实施方式中，半导体层30包含厚约200的淀积多晶硅。注意，在半导体层30与半导体层18重叠的区域，半导体材料的总厚度约为700，而在其他区域半导体材料的总厚度约为200。为保证半导体层30牢固地粘附，用标准的清洗工艺适当地清洗半导体层18。图5表示集成电路10经过第五步制作后的剖面图。在半导体层30上淀积厚约2500的介电材料层，然后经各向异性反应离子刻蚀来制作每个相邻台阶80的多个隔层35。在一种实施方式中，隔层35是用氮化硅制成的。使用时控反应离子刻蚀来除去约200露出的半导体材料，从而有效地除去与半导体层18重叠处的半导体层30。在隔层35掩蔽处的半导体层30则很少或没有被除去，因而在靠近隔层35处造成了如图所示的多个套筒或凸缘30A，以确定开口70，其宽度小于沟槽20。图6表示集成电路10经过第六步制作后的剖面图。用反应离子刻蚀从隔离区15和沟槽20除去露出的二氧化硅，如图所示。然后用氮化物的湿法腐蚀除去隔层35。图7表示集成电路10经过第七步制作后的剖面图。用氧化物的湿法或干法腐蚀，通过凸缘30A形成的开口70来除去在沟槽20和隔离区15中余下的二氧化硅材料。注意，在沟槽20清除了介电层38的二氧化硅材料后，凸缘30A从垂直表面28伸出并附在其上。在多数情形下，多晶硅在以后的工艺过程中与相邻的多晶硅层粘附得十分牢固。因此，半导体层18的存在提供了相邻的半导体材料层，改善了凸缘30A与表面28的粘附。然而，在某些应用中，或对于特殊的沟槽20形状，凸缘30A可充分地粘附在氮化硅上，亦即，介电层19上，在这种情形下，半导体层18可从工艺过程中省去。还要注意，凸缘30A从表面28突出或伸出，使沟槽20开口处的有效宽度W1小于表面28间的宽度W2或沟槽20下部的宽度，亦即，表面26间的宽度W3。由于宽度W2被典型地制成半导体工艺的最小光刻特征尺寸，凸缘30A提供了一种手段，使沟槽20的开口宽度减小至小于最小特征尺寸。图8表示集成电路10经过第八步制作后的剖面图。对露出的半导体表面进行热氧化，使半导体层18、凸缘30A以本文档来自技高网...

【技术保护点】
一种制作半导体器件（１０）的方法，其特征在于以下步骤：在半导体衬底（１２）中的沟槽（２０）表面上制作第一层（３０／４２）；经第一层中小于沟槽宽度（Ｗ２）的开口（７０）进行腐蚀来从沟槽除去第一种材料（３８）；以及淀积第二种材料（４ ４）堵住开口而使沟槽中的空气囊（４０）封闭。

【技术特征摘要】
US 2002-4-17 10/123,6571.一种制作半导体器件(10)的方法，其特征在于以下步骤在半导体衬底(12)中的沟槽(20)表面上制作第一层(30/42)；经第一层中小于沟槽宽度(W2)的开口(70)进行腐蚀来从沟槽除去第一种材料(38)；以及淀积第二种材料(44)堵住开口而使沟槽中的空气囊(40)封闭。2.如权利要求1所述的方法，其特征还在于以下步骤在沟槽中置入第一种材料，使其高度低于半导体衬底表面。3.如权利要求2所述的方法，其特征还在于以下步骤在第一层上制作第二层；以及腐蚀第二层从而靠近沟槽侧壁(28)在第一层上制作隔层(35)；以及用隔层进行掩蔽腐蚀来制作开口。4.如权利要求3所述的方法，其中制作第二层的步骤包括在第一层上淀积氮化硅的步骤。5.如权利要求4所述的方法，其中淀积氮化硅的步骤包括制作厚约0.2μm氮化硅膜的步骤。6.如权利要求3所述的方法中，其中制作第一层的步骤包括在第一种材料表面淀积多晶硅的步骤。7.如权利要求6所述的方法，其特征还在于以下步骤在通过开口进行腐蚀来制作从沟槽侧壁伸出的凸缘(45)之后，氧化第一层的步骤。8.如权利要求7所述的方法，其中氧化步骤包括热氧化第一层和沟槽侧壁的步骤。9.如权利要求1所述的方法，其中腐蚀步骤包括从沟槽中除去二氧化硅的步骤。10.如权利要求1所述的方法，其中淀积第二种材料的步骤包括淀积二氧化硅来封闭空气囊的步骤。11.如权利要求1所述的方法，其特征还在于腐蚀半导体衬底表面来制作沟槽的步骤。12.如权利要求11所述的方法，其中...

【专利技术属性】
技术研发人员：蔡卫中，素达玛澈夏司曲，吴玉静，凯思G卡迈康纳，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]