具有四个状态的存储单元的存储器件制造技术

一种存储阵列（１００，２００），包括： 多个存储单元（１３０，２３０）； 多个连接到存储单元（１３０，２３０）的字线（１１０，２１０）；以及 多个连接到存储单元（１３０，２３０）的位线（１２０，２２０），其中字线（１１０，２１０）在存储单元（１３０，２３０）处跨越位线（１２０，２２０），并且其中存储单元（１３０，２３０）包括： 一次性写入元件（１３６，２３６）；以及 与一次性写入元件（１３６，２３６）串联的可重复性写入元件（１３４，２３４）。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】


为用于存储数据的存储器件。更具体的，
为具有能够存储四个不同位的存储单元的存储器件。
技术介绍
在消费电子产品中存储器件用于存储数据，例如，产品要用到的指令。非易失性存储器件能够令人满意，因为它们存储数据不需要电源。因此，当电源耗尽或从存储器件上断开时，在非易失性存储器件中储存的数据可以保留。消费者还喜欢体积小巧和价格低廉的产品，并且在存储器件的设计中，非易失性、高密度和低成本的要求成为首要的推动因素。还希望更低的功耗，因为可以使用更小的电源，从而减小消费电子产品的体积。非易失性存储器件通常具有一次可编程(OTP)或可重复编程存储单元。可重复编程，或“可重写”存储单元可在二进制状态之间切换。一旦对单元编程，OTP，或“一次性写入”存储单元的状态将不可改变。OTP存储器件通常可归为熔丝、反熔丝、电荷存储或掩模只读存储器(mask ROM)中的一种。通过在单元上施加电压对熔丝存储单元进行编程，从而在编程期间单元“熔断”。在读出过程期间，作为测量单元的电阻可以检测熔丝存储单元的二进制状态。因为每个熔丝元件所需的连接区占据了很大的衬底面积，所以常规的熔丝存储单元的阵列密度较低。常规的熔丝存储单元还通常包括隔离元件，例如二极管或晶体管，这进一步增加了单元的尺寸。隔离二极管和晶体管具有有限的电流容量，并且可能被编程熔丝存储单元所需的写入电流损坏。此外，隔离二极管和晶体管为典型的基于硅的有源元件，非常容易形成在硅晶体衬底上。这种类型的隔离元件妨碍了多层熔丝OTP阵列的叠置，降低了潜在的器件容量。基于硅的隔离元件例如微晶和非晶二极管及晶体管允许叠置，但增加了制造的复杂性和成本。常规的反熔丝存储单元通常包括金属-介质-金属叠层。通过在单元上施加写电位编程常规的反熔丝存储单元。写电位触发反熔丝，并降低编程存储单元的电阻。常规的反熔丝存储单元存在许多与熔丝/晶体管单元相同的不足之处。例如，常规的反熔丝存储单元需要基于硅的隔离元件，降低了阵列密度。普通的常规电荷存储器为EPROM。EPROM存储器利用了富勒-诺德海姆隧道效应，将电荷由衬底传送到存储单元中的浮栅。EPROM存储器需要大的写电压，并且EPROM器件中的写速度受到隧道电流密度的限制。制造的同时编程掩模ROM存储器，而不是用户级(“现场编程”)。因此，每批掩模ROM器件都是专用的。在大多数的制造工艺中，增加数量可以节约成本。因此，为了使掩模ROM的制造成本更经济，专用存储器的需求量必须很大。大规模处理的要求使掩模ROM成本很昂贵。图1示出了常规的MRAM存储阵列10，其中电阻存储单元12位于字线14和位线16的交叉点处。字线14沿存储阵列10的各行水平地延伸，位线16沿存储阵列10的各列垂直地延伸。每个存储单元12能够存储二进制状态“1”和“0”。图2示出了常规的MRAM存储单元12。存储单元12包括钉扎(pinned)层24和自由层18。钉扎层24具有固定取向的磁性，由箭头26示出。由双向箭头28示出的自由层18的磁性可以定向在沿自由层18的“易磁化轴”的两个方向中的任何一个方向中。如果自由层18和钉扎层24的磁性在相同的方向中，那么存储单元12的取向为“平行”。如果磁性在相反的方向中，那么取向为“反向平行”。两个取向分别对应于二进制状态“1”和“0”。自由层18和钉扎层24由绝缘的隧道势垒层20隔开。绝缘的隧道势垒层20使自由层18和钉扎层24之间发生量子机械隧道效应。隧道效应与电子自旋有关，使存储单元12的电阻起自由层18和钉扎层24的相对磁性取向的作用。如果取向平行，那么存储单元12的电阻具有R-ΔR/2的“低”值，如果取向为反向平行，那么具有R+ΔR/2的“高”值。存储阵列10中的每个存储单元12具有可以通过写操作改变的二进制状态。写入电流Ix和Iy施加到选定存储单元12上的字线14和位线16上，在平行和反向平行之间切换自由层18和钉扎层24的磁性。穿过位线16的电流Iy产生磁场Hx，穿过字线14的电流Ix产生磁场Hy。磁场Hx和Hy结合将存储单元12的磁性取向从平行切换为反向平行。施加电流Ix和-Iy使存储单元12回到平行。为了将存储单元12的状态从平行切换成反向平行，反之亦然，使Hx和+/-Hy产生的结合磁场超过存储单元12的临界切换磁场Hc。可以读取由于存储单元磁性变换引起的电阻变化以确定存储单元12的二进制状态。虽然MRAM可以稳定存储数据并能重新编程，但常规MRAM仅能存储两种状态。每个MRAM存储单元仅能数据存储两个位状态限制了常规MRAM存储阵列的数据存储密度。因此需要一种具有存储单元的存储器件，具有高数据存储密度和较低的成本。
技术实现思路
根据第一方案，一种存储阵列包括多个位于字线和位线交叉点处的存储单元。每个存储单元具有两个串联的存储元件。一个存储元件是可重复写入的元件，另一个是一次性写入元件。可重复写入的元件可以在高电阻状态和低电阻状态之间编程。一次性写入元件可以是也可以从高电阻状态到低电阻状态编程的反熔丝元件，或者是从低电阻状态到高电阻状态可编程的熔丝元件。根据第一方案，可重复写入元件的两个可能状态和一次性写入元件的两个可能状态使存储单元占据了四个不同的状态，因此存储了四位数据。此外根据第一方案，存储单元小于具有二极管/晶体管隔离元件的常规存储单元。该方案进一步增加了阵列密度。依然根据第一方案，通过在反熔丝元件中使用较薄的隧道势垒层，存储器件可以在低编程电压下工作。同样根据第一方案，由于存在可重复写入的元件，存储器件有利地使用了等电位读取法。此外根据第一方案，不需要基于硅的有源隔离二极管和/或晶体管隔离存储单元。因此存储器件包括叠置的存储元件，增加了阵列密度。结合附图，从下面详细的说明中其它方案和优点将变得很显然。附图说明详细的说明中将参考以下附图，其中类似的数字表示类似的元件，其中 图1示出了常规的MRAM存储阵列；图2示出了常规MRAM存储单元的二进制状态；图3示出了根据第一实施例的存储阵列的示意透视图；图4示出了包括图3所示存储阵列和相关读取/写入电路的存储器件的示意图；图5A示出了第一状态中存储单元的第一实施例的示意图；图5B示出了第二状态中存储单元的第一实施例的示意图；图5C示出了第三状态中存储单元的第一实施例的示意图；图5D示出了第四状态中存储单元的第一实施例的示意图；图6示出了图5A-5D所示存储单元的电阻值；图7A示出了图3和4所示存储阵列的部分剖面图；图7B示出了图7A所示存储阵列的部分俯视平面图；图8A-8D详细地示出了存储单元的第一实施例以及存储单元拥有的四个状态；图9A示出了根据另一实施例包括存储单元的存储阵列的部分剖面图；图9B示出了图9A示出的存储阵列的部分剖面图；图9C示出了图9A和9B中存储阵列的部分俯视平面图；图10A示出了根据再一实施例具有存储单元的存储阵列的部分侧视剖面图；图10B示出了图10A所示阵列的部分俯视平面图；图11示出了图10A所示存储单元的电阻值；图12A-12C示出了图10A和10B所示阵列的制造方法；以及图13示出了写操作的流程图。具体实施例方式借助优选实施例和附图介绍具有能够存储四位的存储单元的存储器件。图3为存储阵列100的示意性透视图。存储阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储阵列(100，200)，包括多个存储单元(130，230)；多个连接到存储单元(130，230)的字线(110，210)；以及多个连接到存储单元(130，230)的位线(120，220)，其中字线(110，210)在存储单元(130，230)处跨越位线(120，220)，并且其中存储单元(130，230)包括一次性写入元件(136，236)；以及与一次性写入元件(136，236)串联的可重复性写入元件(134，234)。2.根据权利要求2的存储阵列(100，200)，其中在编程一次性写入元件(136，236)之前，可在第一和第二状态之间编程存储单元(130，230)。3.根据权利要求2的存储阵列(100，200)，其中在编程一次性写入元件(136，236)之后，可在第三和第四状态之间编程存储单...

【专利技术属性】
技术研发人员：M·沙马，L·T·特兰，
申请(专利权)人：惠普公司，
类型：发明
国别省市：